JPH04323836A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04323836A JPH04323836A JP3122203A JP12220391A JPH04323836A JP H04323836 A JPH04323836 A JP H04323836A JP 3122203 A JP3122203 A JP 3122203A JP 12220391 A JP12220391 A JP 12220391A JP H04323836 A JPH04323836 A JP H04323836A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pad
- mark
- wire
- marks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関するもの
であり、特にワイヤ−ボンディングを行なう半導体装置
に関する。
であり、特にワイヤ−ボンディングを行なう半導体装置
に関する。
【０００２】
【従来の技術】半導体製造工程において、完成したウエ
ハを組み立てる際には、図８に示すように同図（イ）の
ウエハ１の状態から（ロ）の個々のチップ２の状態へ分
離し、しかる後、（ハ）に示す如くフレ−ム３上にチッ
プ２をダイボンディングする。次にフレ−ム３に取り付
けられたチップ２に対しワイヤ−ボンディングを行なう
。このワイヤ−ボンディングを行なう方法としては、ワ
イヤ−を接続するチップ２を図９のようにテレビカメラ
４にて撮影し、その撮影出力信号を処理部５で画像処理
してワイヤ−を接続すべき位置を特定してボンディング
するのが普通である。そして画像処理によりワイヤ−を
ボンディングするべきパッド位置を特定する判断基準と
して従来はチップ表面のアルミニウム配線パタ−ンを利
用していた。
ハを組み立てる際には、図８に示すように同図（イ）の
ウエハ１の状態から（ロ）の個々のチップ２の状態へ分
離し、しかる後、（ハ）に示す如くフレ−ム３上にチッ
プ２をダイボンディングする。次にフレ−ム３に取り付
けられたチップ２に対しワイヤ−ボンディングを行なう
。このワイヤ−ボンディングを行なう方法としては、ワ
イヤ−を接続するチップ２を図９のようにテレビカメラ
４にて撮影し、その撮影出力信号を処理部５で画像処理
してワイヤ−を接続すべき位置を特定してボンディング
するのが普通である。そして画像処理によりワイヤ−を
ボンディングするべきパッド位置を特定する判断基準と
して従来はチップ表面のアルミニウム配線パタ−ンを利
用していた。
【０００３】
【発明が解決しようとする課題】しかしながら、アルミ
ニウム配線パタ−ンはチップによって種々の形態があり
、その形態によっては画像処理が難しく、ワイヤ−ボン
ディング不良が多く発生する若しくは画像処理が全く不
能の場合があった。特にチップの全面にアルミニウム配
線パタ−ンが存在するようなデバイスではボンディング
パッドの特定が著しく困難であった。
ニウム配線パタ−ンはチップによって種々の形態があり
、その形態によっては画像処理が難しく、ワイヤ−ボン
ディング不良が多く発生する若しくは画像処理が全く不
能の場合があった。特にチップの全面にアルミニウム配
線パタ−ンが存在するようなデバイスではボンディング
パッドの特定が著しく困難であった。
【０００４】本発明はこのような点に鑑みなされたもの
であって、ワイヤ−ボンディング工程における画像処理
が困難なアルミニウム配線パタ−ンに対しても、画像処
理を容易にしてボンディングパッド部の位置を明確に判
断できるようにすることによって半導体装置の不良率を
下げることを目的とする。
であって、ワイヤ−ボンディング工程における画像処理
が困難なアルミニウム配線パタ−ンに対しても、画像処
理を容易にしてボンディングパッド部の位置を明確に判
断できるようにすることによって半導体装置の不良率を
下げることを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、ワイヤ−ボンディングパッドの位置を明
確にするため画像処理システムのテレビ画面に入る位置
に位置認識用のマ−クを形成する。
め本発明では、ワイヤ−ボンディングパッドの位置を明
確にするため画像処理システムのテレビ画面に入る位置
に位置認識用のマ−クを形成する。
【０００６】
【作用】このような構成によると、画像処理により位置
認識用のマ−クから所定のワイヤ−ボンディングパッド
の位置を割り出すことができるので、ワイヤ−を正しい
パッド位置に取り付けることができる。
認識用のマ−クから所定のワイヤ−ボンディングパッド
の位置を割り出すことができるので、ワイヤ−を正しい
パッド位置に取り付けることができる。
【０００７】
【実施例】図１はＭＯＳＦＥＴのチップ表面を示してお
り、ここで、６はソ−ス領域、７はソ−スのパッド、８
はゲ−トのパッドである。尚、ドレインのパッドはチッ
プの裏側に存するものとする。白の細い帯状の部分９は
アルミニウム配線を表わしている。この図において白い
部分はアルミニウムであり、黒い部分はアルミニウムが
存しない部分である。
り、ここで、６はソ−ス領域、７はソ−スのパッド、８
はゲ−トのパッドである。尚、ドレインのパッドはチッ
プの裏側に存するものとする。白の細い帯状の部分９は
アルミニウム配線を表わしている。この図において白い
部分はアルミニウムであり、黒い部分はアルミニウムが
存しない部分である。
【０００８】１０はソ−スのパッドに設けられたソ−ス
のパッド認識用のマ−クであり、１１はゲ−トのパッド
認識用のマ−クである。チップ２の左側と右側が同時に
１つのテレビ画面内に入らない場合には、図示のように
左側（図示の場合ゲ−トパッド８側）と右側（図示の場
合ソ−ス７側）でそれぞれ一対ずつ認識用マ−クを設け
る。
のパッド認識用のマ−クであり、１１はゲ−トのパッド
認識用のマ−クである。チップ２の左側と右側が同時に
１つのテレビ画面内に入らない場合には、図示のように
左側（図示の場合ゲ−トパッド８側）と右側（図示の場
合ソ−ス７側）でそれぞれ一対ずつ認識用マ−クを設け
る。
【０００９】しかしながら、１つの画面に左側も右側も
入る場合には、認識用マ−クは左右（即ち両サイド）で
共用できるので、図２〜図５に示す如く２つ設ければよ
い。尚、マ−クの位置はチップ上であればどこでもよい
。今、チップ２の大きさはテレビカメラの１つの画面１
２内に充分入る大きさであるとする。
入る場合には、認識用マ−クは左右（即ち両サイド）で
共用できるので、図２〜図５に示す如く２つ設ければよ
い。尚、マ−クの位置はチップ上であればどこでもよい
。今、チップ２の大きさはテレビカメラの１つの画面１
２内に充分入る大きさであるとする。
【００１０】尚、図２〜図５はマ−ク１０、１１の大き
さをどの位にするのがよいかを比較して示したものであ
って、まず図２では、理想的なマ−クの大きさを示して
いる。図３のマ−ク１０、１１はそれより小さく、また
図４のマ−クは更に小さい。逆に図５のマ−クは図２の
マ−クよりも充分大きい。
さをどの位にするのがよいかを比較して示したものであ
って、まず図２では、理想的なマ−クの大きさを示して
いる。図３のマ−ク１０、１１はそれより小さく、また
図４のマ−クは更に小さい。逆に図５のマ−クは図２の
マ−クよりも充分大きい。
【００１１】図４の場合は小さ過ぎてゴミ１３等のノイ
ズとの区別がつかず、役に立たない。図３の場合も大き
なゴミによるノイズとの区別がつきにくいので、避ける
のが望ましい。また、図５の場合は使用可能であるが、
大き過ぎて無駄なスペ−スを取り過ぎる。図２のマ−ク
の大きさはそれを認識できるための識別力という点、及
びチップ２に対する占有面積の点で妥当であるといえる
。
ズとの区別がつかず、役に立たない。図３の場合も大き
なゴミによるノイズとの区別がつきにくいので、避ける
のが望ましい。また、図５の場合は使用可能であるが、
大き過ぎて無駄なスペ−スを取り過ぎる。図２のマ−ク
の大きさはそれを認識できるための識別力という点、及
びチップ２に対する占有面積の点で妥当であるといえる
。
【００１２】次に、このマ−ク１０、１１の作成方法と
しては種々考えられるが、その１つはアルミニウムとは
異なる材料を塗布することである。第２は、アルミニウ
ム上に施される保護膜を利用して形成することである。 即ち、アルミニウム上には一般に保護膜が施されるが、
その保護膜を一部分削除して設けることにより、その削
除部分をマ−クとするのである。第３はアルミニウムを
エッチングすることである。但し、このエッチングによ
る場合はパッド部分か、又はチップの素子として機能し
ない部分に設ける必要がある。以上の外にも適当な手法
でマ−クを形成することが可能である。
しては種々考えられるが、その１つはアルミニウムとは
異なる材料を塗布することである。第２は、アルミニウ
ム上に施される保護膜を利用して形成することである。 即ち、アルミニウム上には一般に保護膜が施されるが、
その保護膜を一部分削除して設けることにより、その削
除部分をマ−クとするのである。第３はアルミニウムを
エッチングすることである。但し、このエッチングによ
る場合はパッド部分か、又はチップの素子として機能し
ない部分に設ける必要がある。以上の外にも適当な手法
でマ−クを形成することが可能である。
【００１３】次に、図７は２つのマ−クからパッドの位
置を割り出す方法を示している。ここでは、２つのマ−
クの位置を座標の形でそれぞれＡ（Ｘ１，Ｙ１）、Ｂ（
Ｘ２，Ｙ２）として画像処理し、それに対しパッドの位
置Ｃ（Ｘ３，Ｙ３）は予め定めた２つの距離ｒ１，ｒ２
を充足する点として特定される。これは処理部５（図９
参照）を構成するマイクロコンピュ−タのプログラムで
ソフト的に行なわれる。処理部５の出力はパッドの位置
Ｃにワイヤ−の取り付け部が位置するようにチップ及び
ワイヤ−を制御する。具体的には図７のＸ方向にはフレ
−ム３（従ってチップ２）を動かし、Ｙ方向にはワイヤ
−を動かすことでパッドの位置Ｃにワイヤ−の取り付け
部を適合させる。
置を割り出す方法を示している。ここでは、２つのマ−
クの位置を座標の形でそれぞれＡ（Ｘ１，Ｙ１）、Ｂ（
Ｘ２，Ｙ２）として画像処理し、それに対しパッドの位
置Ｃ（Ｘ３，Ｙ３）は予め定めた２つの距離ｒ１，ｒ２
を充足する点として特定される。これは処理部５（図９
参照）を構成するマイクロコンピュ−タのプログラムで
ソフト的に行なわれる。処理部５の出力はパッドの位置
Ｃにワイヤ−の取り付け部が位置するようにチップ及び
ワイヤ−を制御する。具体的には図７のＸ方向にはフレ
−ム３（従ってチップ２）を動かし、Ｙ方向にはワイヤ
−を動かすことでパッドの位置Ｃにワイヤ−の取り付け
部を適合させる。
【００１４】先にも一言したようにマ−クは画面内に２
つあればよく、その位置は問わない。またマ−クは２つ
である必要はなく、１つであってもよい場合がある。そ
れはチップ２のエッジ部分をマ−クの１つとして使うこ
とができる場合である。図６はパッド７に対するワイヤ
−のボンディング面積１４を示している。
つあればよく、その位置は問わない。またマ−クは２つ
である必要はなく、１つであってもよい場合がある。そ
れはチップ２のエッジ部分をマ−クの１つとして使うこ
とができる場合である。図６はパッド７に対するワイヤ
−のボンディング面積１４を示している。
【００１５】
【発明の効果】以上説明したように本発明によれば、チ
ップ表面に位置認識用のマ−クが設けられているので、
ボンディングパッド位置を特定するための画像処理が容
易になり、ボンディングパッドに対してワイヤ−接続の
位置精度が向上し、バラツキが少なくなる。従って、半
導体装置の不良率が下がるという効果がある。また、従
来では精度が悪くボンディングパッドの大きさも余裕を
みて、大きなものが必要であったが、この発明により小
さくすることができる。更に、前記マ−クを利用してボ
ンディングパッド以外の他のパタ−ンの特定や組立も可
能となり、製造性能が拡大、向上する。
ップ表面に位置認識用のマ−クが設けられているので、
ボンディングパッド位置を特定するための画像処理が容
易になり、ボンディングパッドに対してワイヤ−接続の
位置精度が向上し、バラツキが少なくなる。従って、半
導体装置の不良率が下がるという効果がある。また、従
来では精度が悪くボンディングパッドの大きさも余裕を
みて、大きなものが必要であったが、この発明により小
さくすることができる。更に、前記マ−クを利用してボ
ンディングパッド以外の他のパタ−ンの特定や組立も可
能となり、製造性能が拡大、向上する。
【図１】 本発明を実施したＭＯＳＦＥＴのチップの
平面図。
平面図。
【図２】 本発明による位置認識用マ−クの妥当な大
きさを示す図。
きさを示す図。
【図３】 本発明による位置認識用マ−クの大きさの
例を示す図。
例を示す図。
【図４】 本発明による位置認識用マ−クの大きさの
例を示す図。
例を示す図。
【図５】 本発明による位置認識用マ−クの大きさの
例を示す図。
例を示す図。
【図６】 パッドに対するワイヤ−のボンディング面
積を示す図。
積を示す図。
【図７】 画像処理の一部を示す図。
【図８】 ウヘハからチップを作成する手順を示す図
。
。
【図９】 チップ上のボンディングパッドを特定する
ための装置を示す図。
ための装置を示す図。
２ チップ
３ フレ−ム
４ テレビカメラ
５ 処理部
６ アルミニウム
７ ソ−ス用パッド
８ ゲ−ト用パッド
９ アルミニウム配線
１０，１１ マ−ク
１２ テレビ画面
１３ ゴミ
Claims (1)
- 【請求項１】ワイヤ−ボンディングパッドの位置を明確
にするため画像処理システムのテレビ画面に入る位置に
位置認識用のマ−クを形成したことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3122203A JPH04323836A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3122203A JPH04323836A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04323836A true JPH04323836A (ja) | 1992-11-13 |
Family
ID=14830110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3122203A Pending JPH04323836A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04323836A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7262512B2 (en) | 2002-12-20 | 2007-08-28 | Yamaha Corporation | Surface mount chip package |
-
1991
- 1991-04-23 JP JP3122203A patent/JPH04323836A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7262512B2 (en) | 2002-12-20 | 2007-08-28 | Yamaha Corporation | Surface mount chip package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030059721A1 (en) | Fabrication method of semiconductor | |
| US6174788B1 (en) | Partial semiconductor wafer processing with multiple cuts of random sizes | |
| JP2871696B2 (ja) | 集積回路装置 | |
| JP2001326241A (ja) | ボンディングパッド及び半導体チップ | |
| JPS6184824A (ja) | 半導体集積回路 | |
| JP3528366B2 (ja) | 集積回路装置 | |
| JP4617567B2 (ja) | 半導体装置の製造方法 | |
| JP2663789B2 (ja) | バンプ付きキャリアテープの製造方法 | |
| JPH0810715B2 (ja) | ワイヤボンディング方法 | |
| JPH05109929A (ja) | 半導体の封止方法 | |
| JPH02295141A (ja) | 配線基板及びそのワイヤボンディング方法 | |
| JP2513016Y2 (ja) | 半導体装置 | |
| JPS61234555A (ja) | 半導体装置 | |
| JPH085826Y2 (ja) | Ｉｃカード用モジュール基板 | |
| JPS60132332A (ja) | ハイブリツドｉｃ用配線基板 | |
| JPH05251556A (ja) | 半導体チップ | |
| JPH0810714B2 (ja) | ワイヤボンディング方法 | |
| JPH04153650A (ja) | マスクパターンデータの処理方法 | |
| JPS63137500A (ja) | 電子部品実装方法 | |
| JPH02199854A (ja) | 樹脂封止型半導体装置 | |
| JPH09134995A (ja) | リードフレーム | |
| JPS61294831A (ja) | ウエハチツプの検出方法 | |
| JPS5867033A (ja) | ワイヤボンデイング方法 | |
| JPH05166872A (ja) | 半導体装置のパッド形成方法 | |
| JPH034544A (ja) | 位置認識パターン |