JPH0345546B2 - - Google Patents
Info
- Publication number
- JPH0345546B2 JPH0345546B2 JP57084337A JP8433782A JPH0345546B2 JP H0345546 B2 JPH0345546 B2 JP H0345546B2 JP 57084337 A JP57084337 A JP 57084337A JP 8433782 A JP8433782 A JP 8433782A JP H0345546 B2 JPH0345546 B2 JP H0345546B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- level
- terminal
- circuit device
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、集積回路装置に関し、特に、発振器
を内蔵する集積回路装置に関する。
を内蔵する集積回路装置に関する。
集積回路の集積度の向上にともない１つの集積
回路を汎用的に使用する事は困難になりつつあ
る。しかし、集積回路は、少品種大量に生産され
てこそ価格の低下が期待でき、従つて汎用的でな
くなることは、多品種少量生産につながるためあ
まり好ましい事ではない。このため大規模集積回
路装置（以下LSIと略す）に於いては、ほとんど
プログラマブルなものになつておりその応用され
る分野を広くする努力がはらわれている。
回路を汎用的に使用する事は困難になりつつあ
る。しかし、集積回路は、少品種大量に生産され
てこそ価格の低下が期待でき、従つて汎用的でな
くなることは、多品種少量生産につながるためあ
まり好ましい事ではない。このため大規模集積回
路装置（以下LSIと略す）に於いては、ほとんど
プログラマブルなものになつておりその応用され
る分野を広くする努力がはらわれている。
しかし、プログラマブルにしてもLSIの外部端
子の数は変らないため、応用範囲の拡大もそれな
ど大きなものではなかつた。
子の数は変らないため、応用範囲の拡大もそれな
ど大きなものではなかつた。
本発明は、発振器を内蔵し、外部に２端子の共
振回路を接続して使用する集積回路装置で、その
発振器を使用せず、外部から供給されるクロツク
で動作する所謂外部クロツク・モードに於いて、
発振のために使用されていた端子をその他の目的
に使用できる手段を有する集積回路装置を提供す
るものである。
振回路を接続して使用する集積回路装置で、その
発振器を使用せず、外部から供給されるクロツク
で動作する所謂外部クロツク・モードに於いて、
発振のために使用されていた端子をその他の目的
に使用できる手段を有する集積回路装置を提供す
るものである。
本発明による集積回路装置は、集積回路装置の
外部に接続される共振回路と共同して発振回路を
構成し動作の基本となるクロツクを発生する回路
手段と、この回路手段の一方の端子と集積回路装
置内の所定の信号とを切り換えて第１の外部端子
に接続する選択手段と、集積回路装置の内部に所
定の情報を第１および第２のレベルを使つて伝達
するための信号が入力される第２の外部端子と、
この第２の外部端子に接続され、第２の外部端子
が第１又は第２のレベルであることを検出すると
ともに第１および第２のレベルのいずれとも異な
る第３のレベルであることを検出して、第１又は
第２のレベルを検出したときは選択手段に対して
第１の外部端子に回路手段の一方の端子を接続す
るように指令し、第３のレベルを検出したときは
選択手段に対して集積回路装置内の所定の信号を
接続するように指令する制御手段とを具備する事
を特徴とする。
外部に接続される共振回路と共同して発振回路を
構成し動作の基本となるクロツクを発生する回路
手段と、この回路手段の一方の端子と集積回路装
置内の所定の信号とを切り換えて第１の外部端子
に接続する選択手段と、集積回路装置の内部に所
定の情報を第１および第２のレベルを使つて伝達
するための信号が入力される第２の外部端子と、
この第２の外部端子に接続され、第２の外部端子
が第１又は第２のレベルであることを検出すると
ともに第１および第２のレベルのいずれとも異な
る第３のレベルであることを検出して、第１又は
第２のレベルを検出したときは選択手段に対して
第１の外部端子に回路手段の一方の端子を接続す
るように指令し、第３のレベルを検出したときは
選択手段に対して集積回路装置内の所定の信号を
接続するように指令する制御手段とを具備する事
を特徴とする。
上記第２の外部端子はリセツト端子が好まし
く、このリセツト端子に該第１のレベルが供給さ
れたときは集積回路装置の内部回路は初期状態に
設定され、リセツト端子に第２のレベルが供給さ
れたときは内部回路の初期状態は解除され、リセ
ツト端子に第３のレベルが供給されたときは内部
回路は初期状態の解除状態となる。
く、このリセツト端子に該第１のレベルが供給さ
れたときは集積回路装置の内部回路は初期状態に
設定され、リセツト端子に第２のレベルが供給さ
れたときは内部回路の初期状態は解除され、リセ
ツト端子に第３のレベルが供給されたときは内部
回路は初期状態の解除状態となる。
以下、図面を用いて本発明の一実施例について
説明する。
説明する。
第１図は、本発明の一実施例のブロツクダイア
グラムである。
グラムである。
発振器１の入力端子は、外部端子４に接続さ
れ、出力端子は、選択回路２及び第１図の回路を
内蔵する集積回路内部の他の複数の機能ブロツク
９に接続され集積回路内の各ブロツクの同期を取
るために使用される。選択回路２は３値レベル検
出器３からの切り換え信号８が高レベルの時は外
部端子５に発振器１の出力を接続し、切り換え信
号８が低レベルの時は、外部端子５に該集積回路
内の特定の信号線７を接続する。
れ、出力端子は、選択回路２及び第１図の回路を
内蔵する集積回路内部の他の複数の機能ブロツク
９に接続され集積回路内の各ブロツクの同期を取
るために使用される。選択回路２は３値レベル検
出器３からの切り換え信号８が高レベルの時は外
部端子５に発振器１の出力を接続し、切り換え信
号８が低レベルの時は、外部端子５に該集積回路
内の特定の信号線７を接続する。
３値レベル検出器３は、外部端子６に加えられ
た＋１、０、−１の３つのレベルを検出し、その
レベルが＋１の場合は、切り換え信号８を高レベ
ルにし、集積回路内の特定の機能ブロツクへの信
号１０を高レベルにする。外部端子６に０レベル
が加えられると、切り換え信号８は高レベルとな
り、信号１０は低レベルとなる。また、外部端子
６に−１レベルが加えられると、切り換え信号８
は低レベルとなり信号１０は高レベルとなる。
た＋１、０、−１の３つのレベルを検出し、その
レベルが＋１の場合は、切り換え信号８を高レベ
ルにし、集積回路内の特定の機能ブロツクへの信
号１０を高レベルにする。外部端子６に０レベル
が加えられると、切り換え信号８は高レベルとな
り、信号１０は低レベルとなる。また、外部端子
６に−１レベルが加えられると、切り換え信号８
は低レベルとなり信号１０は高レベルとなる。
次に、第１図の実施例の具体的応用例を示す。
外部端子６は該集積回路のリセツト信号入力端
子及びクロツク切り換え端子として機能する。つ
まり、該集積回路を内部クロツク・モードで使用
する場合には、外部端子６は０レベル・アクテイ
ブのリセツト端子として使用され、その場合には
端子６には＋１または０レベルが入力され、共振
回路が外部端子４及び５間に接続される。このモ
ードでは、外部端子６のレベルが＋１、０のどち
らのレベルであれ、外部端子５には発振器１の出
力が接続されるため、発振器１は、上記共振回路
の共振周波数で発振をし続ける。また、このモー
ドでは、信号１０は、該集積回路の低レベル・ア
クテイブのリセツト信号として動作する。
子及びクロツク切り換え端子として機能する。つ
まり、該集積回路を内部クロツク・モードで使用
する場合には、外部端子６は０レベル・アクテイ
ブのリセツト端子として使用され、その場合には
端子６には＋１または０レベルが入力され、共振
回路が外部端子４及び５間に接続される。このモ
ードでは、外部端子６のレベルが＋１、０のどち
らのレベルであれ、外部端子５には発振器１の出
力が接続されるため、発振器１は、上記共振回路
の共振周波数で発振をし続ける。また、このモー
ドでは、信号１０は、該集積回路の低レベル・ア
クテイブのリセツト信号として動作する。
次に、該集積回路を外部クロツク・モードで使
用する場合には、外部端子６は、０または−１レ
ベルが入力される０レベル・アクテイブのリセツ
ト端子として動作する。このモードでは、該集積
回路の外部発生されたクロツク信号を外部端子４
に入力するが、外部端子５は、前期内部クロツ
ク・モードの時とは異なり、該集積回路にリセツ
トがかかつていない通常動作の場合には、該集積
回路の特定の機能ブロツクの信号線７が接続され
る。つまり、外部クロツク・モードに於いては、
内部クロツク・モードの時とくらべて１端子だけ
有効外部端子が増加する。
用する場合には、外部端子６は、０または−１レ
ベルが入力される０レベル・アクテイブのリセツ
ト端子として動作する。このモードでは、該集積
回路の外部発生されたクロツク信号を外部端子４
に入力するが、外部端子５は、前期内部クロツ
ク・モードの時とは異なり、該集積回路にリセツ
トがかかつていない通常動作の場合には、該集積
回路の特定の機能ブロツクの信号線７が接続され
る。つまり、外部クロツク・モードに於いては、
内部クロツク・モードの時とくらべて１端子だけ
有効外部端子が増加する。
以上説明した通り、発振器を内蔵する集積回路
が内部クロツク・モードと外部クロツク・モード
の２つのモードで使用される可能性がある場合、
本発明によれば外部クロツク・モードで使用する
場合には、有効な外部端子を１つ増加させる事が
でき、端子数の制約のきびしい集積回路に於いて
は大きな利点となる。
が内部クロツク・モードと外部クロツク・モード
の２つのモードで使用される可能性がある場合、
本発明によれば外部クロツク・モードで使用する
場合には、有効な外部端子を１つ増加させる事が
でき、端子数の制約のきびしい集積回路に於いて
は大きな利点となる。
なお、第１図に於いて、発振器１の帰環抵抗は
固定抵抗の様に描いているが、これは固定抵抗で
ある必要はなく、MOSトランジスタのON抵抗
を利用したものでもよい。その場合には、外部ク
ロツク・モードに指定された場合は、該MOSト
ランジスタをOFFして、発振器を単なるインバ
ータとして動作させてもよい。また、実施例の説
明では、選択回路の切り換え手段として、リセツ
ト端子を例にあげたが、これも他の端子、たとえ
ばLSIのTEST端子等でも同様の機能が得られる
事は言うまでもない。
固定抵抗の様に描いているが、これは固定抵抗で
ある必要はなく、MOSトランジスタのON抵抗
を利用したものでもよい。その場合には、外部ク
ロツク・モードに指定された場合は、該MOSト
ランジスタをOFFして、発振器を単なるインバ
ータとして動作させてもよい。また、実施例の説
明では、選択回路の切り換え手段として、リセツ
ト端子を例にあげたが、これも他の端子、たとえ
ばLSIのTEST端子等でも同様の機能が得られる
事は言うまでもない。
TEST端子を使用する場合には、LSIの製造者
が出荷時等に行う検査をより簡単に、また、高速
に行う手段として本発明により増加した端子を使
用する事ができる。
が出荷時等に行う検査をより簡単に、また、高速
に行う手段として本発明により増加した端子を使
用する事ができる。
第１図は、本発明の一実施例のブロツク・ダイ
アグラムである。 なお図において、１……発振器、２……選択回
路、３……３値レベル検出器、４，５，６……外
部端子、７……信号線、８……切り換え信号線、
９……機能ブロツク、１０……信号線、である。
アグラムである。 なお図において、１……発振器、２……選択回
路、３……３値レベル検出器、４，５，６……外
部端子、７……信号線、８……切り換え信号線、
９……機能ブロツク、１０……信号線、である。
Claims (1)
- 【特許請求の範囲】 １ 集積回路装置において、該集積回路装置の外
部に接続される共振回路と共同して発振回路を構
成し動作の基本となるクロツクを発生する回路手
段と、該回路手段の一方の端子と該集積回路装置
内の所定の信号とを切り換えて第１の外部端子に
接続する選択手段と、該集積回路装置の内部に所
定の情報を第１および第２のレベルを使つて伝達
するための信号が入力される第２の外部端子と、
該第２の外部端子に接続され、該第２の外部端子
が該第１又は第２のレベルであることを検出する
とともに該第１および第２のレベルのいずれとも
異なる第３のレベルであることを検出して、該第
１又は第２のレベルを検出したときは該選択手段
に対して該第１の外部端子に該回路手段の一方の
端子を接続するように指令し、該第３のレベルを
検出したときは該選択手段に対して該集積回路装
置内の所定の信号を接続するように指令する制御
手段とを具備する事を特徴とする集積回路装置。 ２ 特許請求の範囲第１項記載の集積回路装置に
おいて、該第２の外部端子はリセツト端子であ
り、該リセツト端子に該第１のレベルが供給され
たときは該集積回路装置の内部回路は初期状態に
設定され、該リセツト端子に該第２のレベルが供
給されたときは該内部回路の初期状態は解除さ
れ、該リセツト端子に該第３のレベルが供給され
たときは該内部回路は初期状態の解除状態となる
ことを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57084337A JPS58201352A (ja) | 1982-05-19 | 1982-05-19 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57084337A JPS58201352A (ja) | 1982-05-19 | 1982-05-19 | 集積回路装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1293017A Division JPH02177356A (ja) | 1989-11-10 | 1989-11-10 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58201352A JPS58201352A (ja) | 1983-11-24 |
| JPH0345546B2 true JPH0345546B2 (ja) | 1991-07-11 |
Family
ID=13827685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57084337A Granted JPS58201352A (ja) | 1982-05-19 | 1982-05-19 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201352A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210869A (ja) * | 1988-06-29 | 1990-01-16 | Hitachi Ltd | 半導体装置 |
| JPH02177356A (ja) * | 1989-11-10 | 1990-07-10 | Nec Corp | 集積回路装置 |
| JP2682895B2 (ja) * | 1990-09-05 | 1997-11-26 | シャープ株式会社 | 半導体集積回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745942A (en) * | 1980-09-02 | 1982-03-16 | Toshiba Corp | Semiconductor integrated circuit device |
-
1982
- 1982-05-19 JP JP57084337A patent/JPS58201352A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58201352A (ja) | 1983-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001518A (ko) | 반도체 집적회로 | |
| EP0336444A3 (en) | Semiconductor integrated circuit device having improved input/output interface circuit | |
| KR940025164A (ko) | 지연 정합회로와 전파지연 제어장치 | |
| JPS61191973A (ja) | 試験回路をそなえた半導体集積回路 | |
| KR960018901A (ko) | 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법 | |
| JPH0345546B2 (ja) | ||
| JPH02146815A (ja) | 半導体集積回路の入力回路 | |
| JP2964704B2 (ja) | クロック停止回路 | |
| KR100323370B1 (ko) | 클럭 출력 회로를 갖는 장치 | |
| JPS62239399A (ja) | 信号発生装置 | |
| JPH02177356A (ja) | 集積回路装置 | |
| JPS59175203A (ja) | 発振制御回路 | |
| JP3293260B2 (ja) | 発振能力制御回路内臓半導体集積回路装置の外付部品の選定方法 | |
| KR100213259B1 (ko) | 크리스탈과 rc 겸용 발진기 회로 | |
| JPS62290208A (ja) | 電流制御オシレ−タ | |
| JPS59104820A (ja) | フリツプフロツプ回路 | |
| JPS59161761A (ja) | デ−タ処理装置における状態設定回路 | |
| JPH0160792B2 (ja) | ||
| KR910013276A (ko) | 반도체 집적 회로 장치 | |
| JPS59219014A (ja) | 論理回路 | |
| JPH0222580A (ja) | テスト回路 | |
| JPS61123311A (ja) | 半導体発振回路 | |
| JPS634701A (ja) | 発振回路用集積回路 | |
| JPH04130509A (ja) | クロック発生回路 | |
| JPS6024732A (ja) | 基本クロツク発生器 |