JPH0345575B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、高電圧パルス発生回路に関するもの
で、特に立上り、立下りの速い高波高値のパルス
を発生し、出力パルスの高速化、安定化、消費電
力の低減および高抵抗の不要化を同時に実現させ
ることのできる高電圧パルス発生回路に関するも
のである。

（従来の技術） 一般に、圧電素子を応用したデバイス素子は、
パルス状の電圧により駆動されることが多い。例
えば圧電素子を用いたインクジエツトプリンタに
おいては、圧電素子はパルス電圧を印加されて駆
動される。

これらの圧電素子を駆動する場合には、立上
り、立下りの速い、安定したパルス電圧が必要で
あり、また圧電素子の高出力を得るためには高電
圧のパルス発生回路が要求される。

第１図に、従来用いられていた高電圧、高速パ
ルス発生回路の一例を示す。

この図において、１はスイツチング用トランジ
スタ、２，３はバツフア用トランジスタ、４はト
ランジスタ１のベース電流制限抵抗、５はトラン
ジスタ１の負荷抵抗、６は高速パルスを発生させ
るための入力制御端子、７は高速パルス出力端
子、８は電源電圧、９は負荷回路である。

また同図において、入力制御端子６はTTLレ
ベルで制御できる例を示している。すなわち、い
ま、入力制御端子６が“１”レベルにある場合
は、トランジスタ１は導通し、そのコレクタが０
レベルとなる。その結果、バツフアトランジスタ
２が非導通、３が導通状態になるのでパルス出力
端子７は０レベルになる。

ここで、入力制御端子６に“０”レベルの信号
を与えると、トランジスタ１は遮断状態になり、
そのコレクタが１レベルとなる。その結果、バツ
フアトランジスタ２，３がそれぞれ導通、非導通
状態になり、パルス出力端子７には、０レベルか
ら電源電圧８の振幅値まで立上るパルス電圧が発
生される。

（発明が解決しようとする課題） 前記した従来技術によるパルス電圧発生回路で
は、つぎのような問題点があつた。

(1) 高電圧のパルスを得るためには、高電圧の電
源を用いなければならないが、この場合、消費
電力を低減するためにはスイツチング用トラン
ジスタ１の負荷抵抗５の抵抗値を大きくしてス
イツチング用トランジスタに流れる電流を小さ
くすることが必要である。しかし、負荷抵抗５
の抵抗値を大きくすると、浮遊静電容量Ｃと負
荷抵抗による時定数も大きくなり、一方、パル
ス電圧の立上り速度は前記時定数によつて決定
されるので、高速パルスを得ることが困難にな
る。したがつて、パルスの高電圧化、高速化と
消費電力の低減とを両立させることができな
い。

(2) スイツチング用トランジスタ１のベース蓄積
効果により、そのターンオフ時間がそのコレク
タ電流すなわち電源電圧の変動に伴つて変動す
るので、特に出力パルスの立下り時間、したが
つて出力パルス幅が変動し、高速化の妨げにな
る。

(3) 消費電力を減らすために負荷抵抗５の抵抗値
を大きくしようとすると、高電圧パルス発生回
路を集積化する場合に、負荷抵抗の占める面積
が大きくなり、集積度の向上が阻害される。

本発明の目的は、上記のような問題点に鑑み、
スイツチングのために特に高抵抗値の抵抗を使用
しなくても、高速で、高電圧かつ持続幅の安定し
た出力パルスを得ることができ、広範囲なパルス
波高値の要求にも対応でき、さらに高集積化も容
易にできる高電圧パルス発生回路を提供すること
にある。

（課題を解決するための手段） 本発明の特徴は、第１の電位点と該第１の電位
点より低電位である第２の電位点との間に直列接
続された一対の第１および第２の電流源回路と、
前記一対の第１および第２の電流源回路を、これ
らが交互に動作するように制御する制御手段と、
前記一対の第１および第２の電流源回路の接続点
に接続された出力端子とを具備し、前記第１およ
び第２の電位点間の高電位差に応じて決まる高電
圧のパルスを発生する高電圧パルス発生回路であ
つて、前記制御手段は、前記一対の第１および第
２の電流源回路のうち、少なくとも第１の電位点
に接続された第１の電流源回路の動作を制御する
ための第３の電流源回路を含み、前記第３の電流
源回路は定電流回路であつて、第１の電流源回路
の動作を制御する第１の主端子、第２の電位点に
接続された第２の主端子、および入力信号を供給
される制御端子を有するスイツチ素子と、前記ス
イツチ素子の制御端子および前記第２の電位点の
間の電圧を一定に保持する手段とを具備した点に
ある。

（作用） 本発明では、第１の電位点に接続された第１の
電流源回路のオン／オフ制御を、前記第３の電流
源回路である定電流回路の定電流によつて行な
う。

したがつて前記定電流回路（第３の電流源回
路）の定電流値を小さく設定することにより消費
電力を抑えることができる。また波高値の高い高
電圧パルスを得るために電源電圧を高くしたり、
電源電圧が変動したりしても前記電流は増加、変
動しないので、消費電力が増大することがない。
のみならず、定電流回路を構成するトランジスタ
のベース蓄積効果が一定に保持されるので、当該
定電流回路のトランジスタのオフ時間が安定化さ
れ、電源電圧の切換／変動に伴なう出力パルス幅
の変動がなくなる。

さらに、電源電圧を高くした場合に必要とされ
た電流制限用の抵抗が不要となり、抵抗値の高い
抵抗を必要としなくなるので、回路の集積度を向
上することが容易である。

（実施例） 以下に、図面を参照して本発明を詳細に説明す
る。

第２図は本発明による高電圧パルス発生回路の
基本的構成を示すブロツク図である。第２図にお
いて、２０，３０は第１、第２電流源としての定
電流回路を示し、４０，５０は定電流回路２０お
よび３０をオン／オフ駆動するためのスイツチン
グ制御回路を示す。前記スイツチング制御回路４
０も定電流回路で構成される。

スイツチング制御回路４０が導通すれば定電流
回路２０が動作し、スイツチング制御回路５０が
導通すれば、定電流回路３０が動作するように構
成される。１０は入力制御端子で、ここに供給さ
れる入力制御信号Ｃによりスイツチング制御回路
４０，５０が動作される。

１１は、入力制御信号Ｃを反転する論理回路
で、入力制御信号Ｃによりスイツチング制御回路
４０を導通させたとき、スイツチング制御回路５
０を開放させ、また反対に、スイツチング制御回
路４０を開放させたとき、スイツチング制御回路
５０を導通させるように制御する。

また１２は、出力パルスV_pを得るための出力
端子であり、１３及び１４は第１および第２の電
位点であり、出力パルスV_pの高レベルを設定す
るための第１の電源電圧V_SS端子、及び低レベル
を設定するための第２の電源電圧V_DD端子であ
る。

動作時に、入力制御端子１０に“１”レベルの
制御信号Ｃが与えられると、スイツチング制御回
路４０は導通し、定電流回路２０が駆動される。
このときスイツチング制御回路５０は開放状態に
なるため、定電流回路３０は遮断状態である。し
たがつて、定電流回路２０の電流が出力端子１２
に流れ出し、飽和状態になれば、出力端子１２の
出力電圧V_pは、ほぼ電源電圧V_SSになる。

一方、入力制御端子１０に“０”レベルの制御
信号Ｃが与えられると、スイツチング制御回路５
０が導通し、定電流回路３０が駆動される。この
ときスイツチング制御回路４０は、開放状態にな
るため、定電流回路２０は遮断される。したがつ
て、出力端子１２の出力電圧V_pは、定電流回路
３０の引抜き電流によつて、高レベルの電圧V_SS
から低レベルの電圧V_DDまで低下する。

明らかなように、出力電圧V_pとして接地電位
から正電位V_SSまでの間でレベル変化する電圧パ
ルスを得ようとするときには、V_DDを零ボルト
（接地）にするように構成すればよい。

前述のような動作により、入力制御信号Ｃに応
じた高速、高電圧パルスを発生することができ
る。

圧電素子を駆動する場合には、高電圧パルス発
生回路の負荷は、等価的に静電容量性となる。そ
のために、出力電圧すなわちパルス信号V_pの立
上り速度は、定電流回路２０の電流値ｉと負荷静
電容量C_pによつてきまる。

換言すれば、出力パルス信号V_pの立上り時間
ｔ（V_DDからV_SSまで上昇するのに要する時間）は
(1)式で表わされる。

ｔ＝（V_SS−V_DD）・C_p／ｉ ……(1) (1)式から分かるように、立上り時間ｔは、定電
流ｉの値を大きくすることにより短かくできる。
すなわち、定電流ｉを大きくすることによつて、
出力パルスの立上り速度を大きくすることができ
る。

なお、第２図に示したパルス発生回路において
は、定電流ｉが流れる期間はパルス電圧の立上り
時間ｔのみであるため、瞬時大電流を流すことが
できる。このために、より高速の出力パルス信号
V_pを発生できる。

また、出力パルス信号V_pの立下り時間も、同
様に定電流回路３０の電流値によりきまり、容易
に高速化することができる。

このようなことから、特に、インクジエツト用
ノズルを駆動する圧電素子等の静電容量性負荷を
接続される高電圧パルス発生回路においては、第
２図のような回路構成によつて、より一層高速な
立上りを有する高電圧パルスが得られる。

第３図に、本発明の第１実施例の具体的回路を
示す。同図において、第２図と同符号の部分はそ
れぞれ同じ部分に相当するものとする。

第１の電位点V_SSの端子１３と第２の電位点
（接地）との間に、互いに直列接続された一対の
正および負の電流源回路２０，３０は、トランジ
スタ２１および３１により定電流回路を構成した
ものである。２２，３２はトランジスタ２１，３
１のエミツタ抵抗、２３，３３は基準電圧素子と
して用いたダイオード、２４，３４はダイオード
２３，３３の並列抵抗である。

定電流回路として動作させる場合には、ダイオ
ード２３（または３３）により、トランジスタ２
１（または３１）のベースとエミツタ抵抗２２
（または３２）間に基準電圧を与え、そのコレク
タに定電流I_Sを発生させる。

この場合の定電流I_Sは、ほぼ(2)式で表わされ
る。

I_S＝（2V_DS−V_BE）／R_E ……(2) なお、(2)式において、V_DSはダイオード２３
（または３３）の順方向電圧、V_BEはトランジス
タ２１（または３１）のベース・エミツタ間電
圧、R_Eはエミツタ抵抗２２（または３２）の抵
抗値である。

定電流回路２０をオン／オフ制御するためのス
イツチング制御回路４０は、トランジスタ４１に
よる定電流回路として構成されている。

このように、高電圧に接続された定電流回路の
スイツチング制御に定電流回路を用いると、第２
図に関して前述した定電流回路２０の場合と同様
に抵抗値の高い負荷抵抗が不要となる。

したがつて、スイツチング速度を速めることが
容易であると共に、特に回路を集積化しようとす
る場合、前記負荷抵抗を形成するための面積が不
要となつて集積度が向上し、さらには負荷抵抗で
消費される電力が減少するので消費電力を小さく
することができる。

第３図の４２はトランジスタ４１のエミツタ抵
抗、４３はトランジスタ４１のベース・接地間電
位を一定に保持するための基準電圧素子として用
いたダイオード、４４はダイオード４３の並列抵
抗、４５は電流を制限する抵抗である。

いま、入力制御端子１０に、入力制御信号Ｃと
して“１”レベルが入力されると、抵抗４５を通
してダイオード４３に電流が流れる。その結果、
ダイオード４３の順方向電圧が、一定の基準電圧
として、トランジスタ４１のベースおよびエミツ
タ抵抗４２間に加えられる。

このためトランジスタ４１が定電流動作をし、
そのコレクタ・エミツタ回路すなわちスイツチン
グ制御回路４０を通して定電流が流れる。この定
電流は、トランジスタ２１のベース・エミツタ間
電圧V_BEを決定するものであり、(2)式にしたがつ
て、定電流回路２０に定電流を流すための駆動信
号となる。

一方、定電流回路３０を動作させるためのスイ
ツチング制御回路５０は、第２図に示したスイツ
チング制御回路５０およびインバータ論理回路１
１を兼用するように、トランジスタ５１、抵抗５
２及び５３より構成される。

このスイツチング制御回路５０は、前記したス
イツチング制御回路４０と同様に定電流回路によ
つて構成しても良いことはもちろんである。しか
し、スイツチング制御回路５０の制御対象となる
定電流回路３０は接地すなわち低電位側にあるの
で、前記抵抗５２を介して供給される電源電圧
V_Lは低圧電源（たとえば＋5V系）を用いること
ができる。

したがつて、スイツチング制御回路５０は、も
ともと高抵抗の負荷抵抗を必要としないので、図
示のような回路構成の簡単な電圧制御回路とする
のが望ましい。

動作時に、入力制御端子１０に“１”レベルの
入力制御信号Ｃが入力されると、トランジスタ５
１が導通して定電流回路３０の基準電圧素子ダイ
オード３３を短絡する。したがつて、定電流回路
３０が遮断状態となり、トランジスタ３１を通る
定電流は流れない。

一方、入力制御信号Ｃが“０”レベルになる
と、トランジスタ５１が遮断状態となるので、抵
抗５２を通して基準電圧素子ダイオード３３に電
流が流れる。これによりトランスジスタ３１のベ
ースに基準電圧が発生し、トランジスタ３１は定
電流回路として動作する。

すなわち、入力制御信号Ｃが“１”レベルの場
合には、定電流回路２０が働き、定電流回路３０
は動作しない。反対に、入力制御信号Ｃが“０”
レベルになると、定電流回路２０が不動作とな
り、定電流回路３０が動作する。

なお第３図において、バツフアー回路６０は出
力パルス信号V_pの電流容量を増加するためのも
のであり、トランジスタ６１および６２より構成
される。６３，６４は保護用抵抗である。

第３図の実施例によれば、高電圧V_SSが印加さ
れる端子１３すなわち第１の電位点に接続される
第１の定電流回路２０のトランジスタ２１を、定
電流回路であるスイツチング制御回路４０によつ
てオン／オフ制御するように構成し、前記スイツ
チング制御回路４０に、前記定電流回路２０の動
作を制御する第１の主端子（コレクタ）、第２の
電位点に接続された第２の主端子（エミツタ）、
および入力信号を供給される制御端子（ベース）
を有するスイツチ素子（トランジスタ）と、前記
スイツチ素子の制御端子および前記第２の電位点
の間の電圧を一定に保持する手段（ダイオード）
とを具備させたので、つぎのような効果を奏する
ことができる。

(1) 定電流回路４０のスイツチ素子の主端子間電
流が一定に保持されるので、電流制限用抵抗が
不要となり、これによる消費電力を低減できる
のみならず、各抵抗に印加される電圧を低圧
（数Ｖ程度）にできるため、回路を集積化する
場合にも、低抵抗（数ＫΩ以下）のみで構成す
ることができ、回路の信頼性向上、高集積化、
低コスト化が達成される。

(2) 定電流回路４０を構成するスイツチ素子の主
端子間電流が一定に保持されるので、当該スイ
ツチ素子（トランジスタ４１）のベース蓄積効
果が一定に保持される。このため、ベース蓄積
効果の変化に起因するコレクタ電流すなわち出
力パルスの立上り、立下り時間の変動がなくな
り、高速パルスを安定して発生できると共に、
特に立下り時間の変動に起因する出力パルス幅
変動のない高精度のパルスを得ることができ
る。

圧電素子を利用したインクジエツトプリンタ
では、通常使用時の２倍程度の波高値の高電圧
パルスを駆動用圧電素子に印加してノズルをイ
ニシヤライズするパージ動作が必要であり、本
発明はこのような用途に、特に好適である。

(3) 同じ回路定数（抵抗値）の高電圧パルス発生
回路で、広範囲のパルス波高値定格すなわち電
源電圧要求に対応することが容易であり、前述
の高集積化と相俟つて量産効果によるコスト低
減も期待できる。

(4) 出力パルス電圧の波高値を広範囲に可変して
出力する場合においても、スイツチング制御回
路４０が定電流回路であるため、当該定電流回
路の抵抗に流れる電流は不変であり、消費電力
の増加は電源電圧に比例するに過ぎない。

なお以上の説明では、第３図において、第１、
第２の電流源２０，３０は共に定電流回路である
としたが、特に高精度を要求されない場合は、基
準電圧素子２３，３３を省略し、単なる電流源と
することができる。このようにすれば、回路を簡
略化することができる。さらに、バツフアー回路
６０の保護抵抗６３，６４も省略可能である。

第４図はバツフアー回路６０の他の具体例を示
したものである。すなわち、出力パルス信号V_p
の立上り時には、トランジスタ６１を導通させて
出力端子１２に定電流を発生させ、立下り時に
は、ダイオード６５を通して出力端子１２から電
流を引抜くように簡略化したものである。

明らかなように、このような簡略化したバツフ
アー回路を用いても、ほぼ同等の特性が得られ、
非常に有効である。

第５図は、本発明の第２実施例のブロツク図で
ある。

同図の回路構成は、負荷回路１３０がフローテ
イング状態にて動作できるものであり、特に高電
圧のパルスを必要とする場合に有効であり、例え
ばインクジエツトプリンタのインクノズル駆動用
圧電素子等に適用するのに好適である。

第５図のブロツク１１０は正のパルス信号を発
生する回路で、具体的には、第３図に示した実施
例により構成できる。すなわち、入力制御端子１
０に印加される入力制御信号Ｃに応じて、出力端
子１１１より正のパルス信号V_p1が得られる。

一方、ブロツク１２０は負のパルス信号を発生
する回路で、具体的には、第３図に示した実施例
において用いられた各回路素子の極性をそれぞれ
逆にすることによつて構成することができる。

すなわち、たとえば、第３図において、NPN
トランジスタを用いた部分にはPNPトランジス
タを、またPNPトランジスタを用いた部分には、
NPNトランジスタをそれぞれ用いることにより、
負のパルス信号V_p2を出力端子１２１に発生する
ことができる。

なお、１１２は、正のパルス信号V_p1を発生す
る回路１１０の電源電圧＋V_SSの供給端子であり、
また１２２は負のパルス信号V_p2を発生する回路
１２０の電源電圧−V_SSの供給端子である。

したがつて、入力制御端子１０より入力制御信
号Ｃが与えられると、出力端子１１１より電圧値
＋V_SSの正のパルス信号V_p1が出力され、出力端子
１２１より電圧値−V_SSの負のパルス信号V_p2が出
力される。それ故に、一対の出力端子１１１およ
び１２１間に接続された負荷回路１３０（たとえ
ば圧電素子等）には、パルス振幅が2V_SSのパルス
信号が印加される。

このような回路構成により、出力パルス電圧値
を従来の２倍にできるばかりでなく、パルス信号
の立上り及び立下り速度も倍になり、高速かつ高
電圧で持続幅の安定したパルス信号を得ることが
できるので有効である。

この実施例においても、第３図に関して前述し
たのと同様の低消費電力化、広範囲のパルス電圧
出力への適用容易化、高集積度化および高信頼性
化などの効果が得られることは、容易に理解され
るであろう。

（発明の効果） 以上の説明から明らかなように、本発明によれ
ば、高速かつ高電圧のパルス信号を低消費電力で
得ることができるばかりでなく、集積化する場合
においては、集積密度を向上することができる。

定電流回路であるスイツチング制御回路の定電
流値を小さく設定することにより消費電力を抑え
ることができる。また出力パルスの波高値を高く
するために電源電圧を高くしたり、電源電圧が変
動したりしても前記スイツチング制御回路の定電
流は増加、変動しないので、消費電力が増大する
ことがない。

のみならず、定電流回路を構成するトランジス
タのベース蓄積効果が、電源電圧の切換／変動に
かかわららず一定に保持されるので、前記定電流
回路のトランジスタのオフ時間が安定化され、電
源電圧の切換／変動に伴なう出力パルス幅の変動
がなくなる。さらに、抵抗値の高い抵抗を必要と
しないので、集積度をより一層向上することが容
易である。

【図面の簡単な説明】

第１図は従来のパルス電圧発生回路の１例を示
す回路図、第２図は本発明による高電圧パルス発
生回路の基本的構成例を示すブロツク図、第３図
は本発明による具体的な１実施例を示す回路図、
第４図は第３図のバツフアー回路部の他の具体例
を示す回路図、第５図は本発明の第２の実施例を
示すブロツク図である。 １０……入力制御端子、１２……出力端子、２
０，３０……定電流回路、４０，５０……スイツ
チング制御回路、６０……バツフアー回路。

Claims (1)

1. 【特許請求の範囲】 １ 第１の電位点と該第１の電位点より低電位で
   ある第２の電位点との間に直列接続された一対の
   第１および第２の電流源回路と、前記一対の第１
   および第２の電流源回路を、これらが交互に動作
   するように制御する制御手段と、前記一対の第１
   および第２の電流源回路の接続点に接続された出
   力端子とを具備し、前記第１および第２の電位点
   間の高電位差に応じて決まる高電圧のパルスを発
   生する高電圧パルス発生回路において、 前記制御手段は、前記一対の第１および第２の
   電流源回路のうち、少なくとも第１の電位点に接
   続された第１の電流源回路の動作を制御するため
   の第３の電流源回路を含み、 前記第３の電流源回路は定電流回路であつて、
   前記第１の電流源回路の動作を制御する第１の主
   端子、前記第２の電位点に接続された第２の主端
   子、および入力信号を供給される制御端子を有す
   るスイツチ素子と、前記スイツチ素子の制御端子
   および前記第２の電位点の間の電圧を一定に保持
   する手段とを具備したことを特徴とする高電圧パ
   ルス発生回路。