JPS6014517A - パルス電圧発生回路 - Google Patents
パルス電圧発生回路Info
- Publication number
- JPS6014517A JPS6014517A JP58122543A JP12254383A JPS6014517A JP S6014517 A JPS6014517 A JP S6014517A JP 58122543 A JP58122543 A JP 58122543A JP 12254383 A JP12254383 A JP 12254383A JP S6014517 A JPS6014517 A JP S6014517A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- current source
- pulse voltage
- circuit
- voltage generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、パルス電圧発生回路に係り、特に論理素子〔
Ｔ Ｔ Ｌ （Ｔｒａｎｓｉｓｔｏｒ−’ｌ’ｒａｎｓ
ｉｓｔｏｒＬｏｇｉｃ）等〕によシ駆動できる・（ルス
電圧発生回路に関するものである。
Ｔ Ｔ Ｌ （Ｔｒａｎｓｉｓｔｏｒ−’ｌ’ｒａｎｓ
ｉｓｔｏｒＬｏｇｉｃ）等〕によシ駆動できる・（ルス
電圧発生回路に関するものである。
一般に圧電素子を応用したデバイス素子は、ノくルス状
の電圧によシ駆動されることが多い。たとえば、圧電素
子を用いたインクジェットプリンターあるいは超音波断
面撮像装置等にはノ（ルス電圧を印加し駆動される。ま
た、圧電素子は静電容量性負荷であるために電流駆動型
の７（パルス電圧発生回路（特開昭５８−２７４２７号
公報参照）によシ駆動することが電力、ＩＣ化の面で有
効である。
の電圧によシ駆動されることが多い。たとえば、圧電素
子を用いたインクジェットプリンターあるいは超音波断
面撮像装置等にはノ（ルス電圧を印加し駆動される。ま
た、圧電素子は静電容量性負荷であるために電流駆動型
の７（パルス電圧発生回路（特開昭５８−２７４２７号
公報参照）によシ駆動することが電力、ＩＣ化の面で有
効である。
第１図に電流駆動型パルス電圧発生回路の具体的な一実
施例を示す。パルス電圧発生回路１は、定電流源回路１
０，２０．３０及び出力バッファ回路４０よ多構成され
る。パルス電圧発生回路１の２及び３は入力信号ＶＩＮ
及び陥端子、４は出力信号ＶｏＵ？端子、５は電源電圧
Ｖｉ端子、６は接地端子である。また、７はパルス電圧
発生回路１を制御する論理回路（ＴＴＬ）、８はインバ
ータ素子、９は圧電素子等の静電容量性負荷を示したも
のである。
施例を示す。パルス電圧発生回路１は、定電流源回路１
０，２０．３０及び出力バッファ回路４０よ多構成され
る。パルス電圧発生回路１の２及び３は入力信号ＶＩＮ
及び陥端子、４は出力信号ＶｏＵ？端子、５は電源電圧
Ｖｉ端子、６は接地端子である。また、７はパルス電圧
発生回路１を制御する論理回路（ＴＴＬ）、８はインバ
ータ素子、９は圧電素子等の静電容量性負荷を示したも
のである。
第１図の回路において、制御回路７よシ第２図に示す入
力信号ＶＩＮに６Ｈ”レベルを、Ｖｔｓに（（Ｌ”レベ
ルを加えると定電流源回路１０．３０が動作し、定電流
源回路２０が非動作状態となる。
力信号ＶＩＮに６Ｈ”レベルを、Ｖｔｓに（（Ｌ”レベ
ルを加えると定電流源回路１０．３０が動作し、定電流
源回路２０が非動作状態となる。
したがって定電流源回路１０よりの出力電流ｉｒがバッ
ファ回路４０を通して静電容量性負荷９を充電する。す
なわち出力電圧ｖｏＵＴは電源電圧ＶＨまで上昇する。
ファ回路４０を通して静電容量性負荷９を充電する。す
なわち出力電圧ｖｏＵＴは電源電圧ＶＨまで上昇する。
一方入力信号ｖ！Ｎが＠Ｌ＃レベルに、ＶＩＮが″′Ｈ
″レベルになると定電流源回路２０のみが動作状態とな
り、静電容量性負荷９に充電されていた電荷はトランジ
スタ４１．４２よ多構成されるバッファ回路４０を通し
て放電される。
″レベルになると定電流源回路２０のみが動作状態とな
り、静電容量性負荷９に充電されていた電荷はトランジ
スタ４１．４２よ多構成されるバッファ回路４０を通し
て放電される。
このようにパルス制御回路７の信号ＶＩＮに応じて出力
にパルス電圧ＶＯＵＴを発生させることができる。しか
し、第１図の破線内部に示した各定電流源回路１０，２
０．３０の具体的な回路実施例においては入力電圧値に
よって定電流値が変り、これにより出力電圧Ｖ。Ｕアの
立上り、立下り時間ｔｔ。
にパルス電圧ＶＯＵＴを発生させることができる。しか
し、第１図の破線内部に示した各定電流源回路１０，２
０．３０の具体的な回路実施例においては入力電圧値に
よって定電流値が変り、これにより出力電圧Ｖ。Ｕアの
立上り、立下り時間ｔｔ。
１、が変化する欠点がある。
たとえば、第１図の定電流源回路２０について説明する
。定電流源回路２０において、２１はトランジスタ、２
２はエミッタ抵抗（ＲｅＬ、２３゜２４は入力分割抵抗
（几２３ ｒ Ｒ２４）、２５．２６は定電流源回路２
０の入・出力端子である。いま、定電流源回路２００Å
力端子２５に入力信号■；にｔｔ Ｈｎレベル電圧ＶＩ
ＮＨが加えられると出力端子２６よりの出力電流ｉ−は
次式で与えられる。
。定電流源回路２０において、２１はトランジスタ、２
２はエミッタ抵抗（ＲｅＬ、２３゜２４は入力分割抵抗
（几２３ ｒ Ｒ２４）、２５．２６は定電流源回路２
０の入・出力端子である。いま、定電流源回路２００Å
力端子２５に入力信号■；にｔｔ Ｈｎレベル電圧ＶＩ
ＮＨが加えられると出力端子２６よりの出力電流ｉ−は
次式で与えられる。
ただしく１）式においてＶＩＥはトランジスタのベース
・エミッタ間電圧である。
・エミッタ間電圧である。
（１）式かられかるように出力電流１．は入力電圧Ｖｓ
ｘｎの電圧波高値によって変化する。一方パルス電圧発
生回路１の立下少時間１．はバッファ回路４０のトラン
ジスタ４２の電流増幅率をｈｌ、、とすると次式で表わ
すことができる。
ｘｎの電圧波高値によって変化する。一方パルス電圧発
生回路１の立下少時間１．はバッファ回路４０のトラン
ジスタ４２の電流増幅率をｈｌ、、とすると次式で表わ
すことができる。
ただしく２）式において、ＣＬは負荷９の静電容量であ
る。間代よシ定電流源回路２０の出力電流ｉ１によって
パルス出力電圧■。Ｕ、の立下り時間ｔ１が変化するこ
とがわかる。すなわち、ｔｆは入力信号■；の電圧波高
値ＶＩＮＩＩに依存する欠点がある。
る。間代よシ定電流源回路２０の出力電流ｉ１によって
パルス出力電圧■。Ｕ、の立下り時間ｔ１が変化するこ
とがわかる。すなわち、ｔｆは入力信号■；の電圧波高
値ＶＩＮＩＩに依存する欠点がある。
第１図の実施例においては、入力信号Ｖｎｒを論理素子
（ＴＴＬ）の出力によシ行りているため１Ｈ＃レベルの
電圧範囲が２．．７〜５■で変化すること考慮する必要
がある。
（ＴＴＬ）の出力によシ行りているため１Ｈ＃レベルの
電圧範囲が２．．７〜５■で変化すること考慮する必要
がある。
一方、パルス電圧Ｖｏｕ？の立上少時間ｔ、は、同様に
して定電流源回路３０の変化、定電流源回路１０の変化
によシ変動する。したがって、入力信号ＶＩＮあるいは
ＶＩＮの電圧波高値の影響を受けないよう、にするため
には定電流源回路１０，２０゜□ ３０を完全な定電流源回路にする必要がある。
して定電流源回路３０の変化、定電流源回路１０の変化
によシ変動する。したがって、入力信号ＶＩＮあるいは
ＶＩＮの電圧波高値の影響を受けないよう、にするため
には定電流源回路１０，２０゜□ ３０を完全な定電流源回路にする必要がある。
第３図は定電流源回路２００部分の一実施例を示す。同
図において、第１図と同符号の部分はそれぞれ同じ部分
に相当するものとする。すなわち、定電流ｉｆを発生す
るとき（入力信号Ｖ冒が“Ｈａｙレベルのとき）トラン
ジスタ２１のペース電位ヲ一定にするためペース・接地
間にツェナーダイオード２７を挿入したものである。こ
れによシ入力信号ＶＩＨの電圧波高値が変動しても定電
流ｉｆは変らず、パルス出力電圧の立下り時間１．を一
定にすることができる。しかし、この方式ではツェナー
ダイオードの挿入の欠点、特にパルス発生回路１のＩＣ
化した場合の挿入の問題がある。
図において、第１図と同符号の部分はそれぞれ同じ部分
に相当するものとする。すなわち、定電流ｉｆを発生す
るとき（入力信号Ｖ冒が“Ｈａｙレベルのとき）トラン
ジスタ２１のペース電位ヲ一定にするためペース・接地
間にツェナーダイオード２７を挿入したものである。こ
れによシ入力信号ＶＩＨの電圧波高値が変動しても定電
流ｉｆは変らず、パルス出力電圧の立下り時間１．を一
定にすることができる。しかし、この方式ではツェナー
ダイオードの挿入の欠点、特にパルス発生回路１のＩＣ
化した場合の挿入の問題がある。
本発明の目的は、このような問題点に鑑み、特にツェナ
ーダイオード等を使用しなくとも定電流源回路を安定化
し、論理素子によシ駆動できるパルス電圧発生回路を提
供するものである。
ーダイオード等を使用しなくとも定電流源回路を安定化
し、論理素子によシ駆動できるパルス電圧発生回路を提
供するものである。
本発明の特徴は、定電流源回路のベース端子に電子スイ
ッチを設は定電流の安定化を図り、立上シ、立下少時間
の安定なパルス電圧発生回路を得るようにしたところに
ある。
ッチを設は定電流の安定化を図り、立上シ、立下少時間
の安定なパルス電圧発生回路を得るようにしたところに
ある。
以下図を用いて本発明の詳細な説明する。
第４図に本発明の一実施例によるパルス電圧発生回路の
構成を示す。同図において第１図と同符号の部分はそれ
ぞれ同じ部分に相当するものとする。同図の２０′及び
３０′は本発明による定電流源回路部で、従来の定電流
源回路２０及び３０に電子スイッチ回路２８及び３８を
何加えたものである。また、定電流源回路２０及び３０
につながるＶｃａラインは基準電圧ラインあるいは電源
ラインである。
構成を示す。同図において第１図と同符号の部分はそれ
ぞれ同じ部分に相当するものとする。同図の２０′及び
３０′は本発明による定電流源回路部で、従来の定電流
源回路２０及び３０に電子スイッチ回路２８及び３８を
何加えたものである。また、定電流源回路２０及び３０
につながるＶｃａラインは基準電圧ラインあるいは電源
ラインである。
すなわち、定電流源回路２０及び３０には一定の電圧％
ｃを加えて通常定電流が流れる状態にしておき、電子ス
イッチ２８及び３８のスイッチ動作により定電流をＯＮ
、ＯＦＦさせるものでおる。
ｃを加えて通常定電流が流れる状態にしておき、電子ス
イッチ２８及び３８のスイッチ動作により定電流をＯＮ
、ＯＦＦさせるものでおる。
電子スイッチ２８及び３８は論理素子（ＴＴＬ）によシ
駆動するものである。このような回路構成によシ入力信
号■ＩＮ＋ Ｖ ｒｓの電圧波高値が変動しても定電流
源回路２０′及び３０′の電流値は変化することなく動
作し、立上シ及び立下り時間（１，及び１．）の安定な
パルス電圧を発生することができる。
駆動するものである。このような回路構成によシ入力信
号■ＩＮ＋ Ｖ ｒｓの電圧波高値が変動しても定電流
源回路２０′及び３０′の電流値は変化することなく動
作し、立上シ及び立下り時間（１，及び１．）の安定な
パルス電圧を発生することができる。
第５図は本発明による定電流源回路２０′の部分の具体
的な一実施例を示す。同図は電子スイッチとしてトラン
ジスタ２８を用いて、トランジスタ２１のベース・接地
間に接続したものである。
的な一実施例を示す。同図は電子スイッチとしてトラン
ジスタ２８を用いて、トランジスタ２１のベース・接地
間に接続したものである。
いま、入力信号ＶｔＮが′Ｌ”レベルにある場合にはト
ランジスタ（電子スイッチ）２８がＯＦＦ状態にあυ、
トランジスタ２１のベースにＶｃｃの分割電圧が加えら
れ定電流１１が流れる。また、入力信号ＶｒＮが°′Ｈ
″レベルになるとトランジスタ２８がＯＮＬ、定電流ｉ
、は流れなくなり、第１図で述べた動作でパルス電圧Ｖ
ｏｕＴを発生することができる。
ランジスタ（電子スイッチ）２８がＯＦＦ状態にあυ、
トランジスタ２１のベースにＶｃｃの分割電圧が加えら
れ定電流１１が流れる。また、入力信号ＶｒＮが°′Ｈ
″レベルになるとトランジスタ２８がＯＮＬ、定電流ｉ
、は流れなくなり、第１図で述べた動作でパルス電圧Ｖ
ｏｕＴを発生することができる。
この場合入力信号Ｖ’ｓの波高値に無関係に定電流値が
設定されるため出力パルス電圧の立上シ、立下少時間１
．，１．に影響を与えることなく発生することができる
。
設定されるため出力パルス電圧の立上シ、立下少時間１
．，１．に影響を与えることなく発生することができる
。
第６図は本発明による第２の具体的実施例を示したもの
である。同図の回路は、第５図における電子スイッチ２
８の変りに入力端子に接続されるＴＴＬ素子８としてオ
ープンコレクタのＴＴＬ素子を用いることで代用するこ
とができる。すなわち、定電流値を定めるベース電位は
電圧Ｖｃｃを抵抗２３．２４によ多分割して与えておき
、オープンコレクタＴＴＬ素子８によってスイッチする
ものである。これによシ第５図と同じ動作が行なわれ、
入力信号Ｖ；の波高値に無関係に定電流値が設定される
ため出力パルス電圧の立上シ、立下り時間に影響を与え
ることなく発生することができる。
である。同図の回路は、第５図における電子スイッチ２
８の変りに入力端子に接続されるＴＴＬ素子８としてオ
ープンコレクタのＴＴＬ素子を用いることで代用するこ
とができる。すなわち、定電流値を定めるベース電位は
電圧Ｖｃｃを抵抗２３．２４によ多分割して与えておき
、オープンコレクタＴＴＬ素子８によってスイッチする
ものである。これによシ第５図と同じ動作が行なわれ、
入力信号Ｖ；の波高値に無関係に定電流値が設定される
ため出力パルス電圧の立上シ、立下り時間に影響を与え
ることなく発生することができる。
なお、第５図、第６図の実施例は第４図の定電流源回路
２０′のみについて説明したが、定電流源回路１０．３
０’についても同様の回路構成にすることにより実施す
ることができる。
２０′のみについて説明したが、定電流源回路１０．３
０’についても同様の回路構成にすることにより実施す
ることができる。
以上の本発明による実施例においては、パルス電圧の立
上シ、立下少時間を安定に発生する信号を得るばかシで
なく、ＴＴＬ完全コンパチブル化（第１図の従来回路構
成においては入力信号のｅ Ｈｎレベルにおいて４００
μ八以上の電流が濶れるため規格上の完全コンパチブル
ではなかった）を図ることができ、従来の問題点、欠点
等を解消でき効果を上げることができる。なお、本発明
の実施例においては、回路構成全体を集積化できるため
その工業的効果は太きい。
上シ、立下少時間を安定に発生する信号を得るばかシで
なく、ＴＴＬ完全コンパチブル化（第１図の従来回路構
成においては入力信号のｅ Ｈｎレベルにおいて４００
μ八以上の電流が濶れるため規格上の完全コンパチブル
ではなかった）を図ることができ、従来の問題点、欠点
等を解消でき効果を上げることができる。なお、本発明
の実施例においては、回路構成全体を集積化できるため
その工業的効果は太きい。
以上述べた様に本発明によれば論理素子によって駆動で
きるパルス電圧発生回路を得ることができる。
きるパルス電圧発生回路を得ることができる。
第１図は従来のパルス電圧発生回路の一実施１ｆｌＪを
示す図、第２図は第１図を説明するだめの入出刃傷号波
形図、第３図は従来の定電流源回路部の他の実施例を示
す図、第４図は本発明の一実施例になるパルス電圧発生
回路の構成を示す図、第５図は本発明の一実施例による
定電流源回路部の具体的な回路例を示す図、第６図は本
発明の一実施例による定電流源回路部の他の具体的な回
路例を拓ＩＩ￥１ 第 ２閃 拓３ 図 某ａＰｉＪ 第 ５ ｍ ２θ 某Ａｉ １０５−
示す図、第２図は第１図を説明するだめの入出刃傷号波
形図、第３図は従来の定電流源回路部の他の実施例を示
す図、第４図は本発明の一実施例になるパルス電圧発生
回路の構成を示す図、第５図は本発明の一実施例による
定電流源回路部の具体的な回路例を示す図、第６図は本
発明の一実施例による定電流源回路部の他の具体的な回
路例を拓ＩＩ￥１ 第 ２閃 拓３ 図 某ａＰｉＪ 第 ５ ｍ ２θ 某Ａｉ １０５−
Claims (1)
- 【特許請求の範囲】 １、トランジスタのエミッタ端子と接地間あるいは電源
２４７間に抵抗を接続し、該トランジスタのベースと接
地あるいは電源ライン間に電圧を与えて定電流を発生す
る第１．第２の定電流源回路を備え、該第１．第２の定
電流源回路を直列に接続し、該第１．第２の定電流源回
路を交互に動作せしめ、該第１．第２の定電流源回路の
接続点よシ出力するパルス電圧発生回路において、該ト
ランジスタのベースと接地あるいは電源ジイン間に第１
．第２の電子スイッチを設け、該第１．第２の電子スイ
ッチを交互に切替えるようにしたことを特徴とするパル
ス電圧発生回路。 ２、特許請求の範囲第１項記載のパルス電圧発生回路に
おいて、上記第１．第２の電子スイッチにトランジスタ
を用いたことを特徴とするパルス電圧発生回路。 ３、特許請求の範囲第１項記載のパルス電圧発生回路に
おいて、上記第１．第２の電子スイッチにオープンコレ
クク型論理素子（ＴＴＬ等）を用いたことを特徴とする
ノくルス電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58122543A JPS6014517A (ja) | 1983-07-05 | 1983-07-05 | パルス電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58122543A JPS6014517A (ja) | 1983-07-05 | 1983-07-05 | パルス電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6014517A true JPS6014517A (ja) | 1985-01-25 |
Family
ID=14838470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58122543A Pending JPS6014517A (ja) | 1983-07-05 | 1983-07-05 | パルス電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014517A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827427A (ja) * | 1981-08-11 | 1983-02-18 | Hitachi Ltd | パルス電圧発生回路 |
-
1983
- 1983-07-05 JP JP58122543A patent/JPS6014517A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827427A (ja) * | 1981-08-11 | 1983-02-18 | Hitachi Ltd | パルス電圧発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2697412B2 (ja) | ダイナミックｒａｍ | |
| JP3244710B2 (ja) | 供給電圧に対する出力電圧の依存性が比較的僅かな電圧増倍装置 | |
| JPS63290159A (ja) | 昇圧回路 | |
| US5066870A (en) | Charge pump having pull-up circuit operating with two clock pulse sequences | |
| JP2000013198A (ja) | ヒステリシスコンパレータ回路、及び波形発生回路 | |
| US5621342A (en) | Low-power CMOS driver circuit capable of operating at high frequencies | |
| JPH06311732A (ja) | 昇圧回路 | |
| JP3099189B2 (ja) | 高出力電圧生成用半導体回路 | |
| EP0582289B1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| JPWO2005122373A1 (ja) | レベルシフト回路及びこれを備えたスイッチングレギュレータ | |
| US5850129A (en) | Drive circuit for a three-phase brushless motor | |
| JP2001308688A (ja) | 出力回路 | |
| JP3810316B2 (ja) | 周波数逓倍回路 | |
| JP2810912B2 (ja) | 容量性負荷の駆動回路 | |
| JP3357789B2 (ja) | キースキャン回路 | |
| JP2803448B2 (ja) | 出力回路 | |
| KR100446276B1 (ko) | 펄스 신호 발생기 | |
| JPH08293767A (ja) | 三角波発振回路 | |
| JP2596385B2 (ja) | 半導体集積回路装置 | |
| JPH0897695A (ja) | パワーオンリセット回路 | |
| JPH04193059A (ja) | Ｄｃ―ｄｃコンバータ装置 | |
| JPS6313009Y2 (ja) | ||
| JP2779581B2 (ja) | マイクロプロセッサー用のリセット信号発生回路 | |
| JPH05102830A (ja) | バツフア回路 | |
| JP3010708B2 (ja) | パルス発生器 |