JPH0616583B2 - 定電流スイッチング回路 - Google Patents
定電流スイッチング回路Info
- Publication number
- JPH0616583B2 JPH0616583B2 JP62219167A JP21916787A JPH0616583B2 JP H0616583 B2 JPH0616583 B2 JP H0616583B2 JP 62219167 A JP62219167 A JP 62219167A JP 21916787 A JP21916787 A JP 21916787A JP H0616583 B2 JPH0616583 B2 JP H0616583B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- terminal
- constant current
- load circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、定電流スイッチング回路の改良に関するもの
である。
である。
（従来の技術） 第２図は従来の定電流スイッチング回路の一例を示すも
ので、図中、１は入力回路、２はダイオード、３は定電
流源、４は負荷回路である。入力回路１の入力端子５は
外部の入力信号源（図示せず）と接続され、また、その
出力端子６はダイオード２の一端に接続されている。該
ダイオード２の他端は定電流源３の出力端子７及び負荷
回路４の駆動（入力）端子８に接続されている。また定
電流源３の入力側は電源Ｖccに接続され、その出力端子
７より定電流Ｉｏを供給する如くなっている。
ので、図中、１は入力回路、２はダイオード、３は定電
流源、４は負荷回路である。入力回路１の入力端子５は
外部の入力信号源（図示せず）と接続され、また、その
出力端子６はダイオード２の一端に接続されている。該
ダイオード２の他端は定電流源３の出力端子７及び負荷
回路４の駆動（入力）端子８に接続されている。また定
電流源３の入力側は電源Ｖccに接続され、その出力端子
７より定電流Ｉｏを供給する如くなっている。
前記構成において、入力端子５にパルス状の入力信号電
圧ＶINが入力されると、入力回路１は出力端子６より該
入力信号電圧ＶINに同期したパルス状の出力電圧ＶOIを
出力する。この出力電圧ＶOIがハイ（Ｈ）レベルであれ
ば、定電流Ｉｏは駆動端子８より負荷回路４へ流れ、ま
た、ロー（Ｌ）レベルであれば、定電流Ｉｏはダイオー
ド２を介して入力回路１へ流れる。
圧ＶINが入力されると、入力回路１は出力端子６より該
入力信号電圧ＶINに同期したパルス状の出力電圧ＶOIを
出力する。この出力電圧ＶOIがハイ（Ｈ）レベルであれ
ば、定電流Ｉｏは駆動端子８より負荷回路４へ流れ、ま
た、ロー（Ｌ）レベルであれば、定電流Ｉｏはダイオー
ド２を介して入力回路１へ流れる。
前記出力電圧ＶOIがハイレベルの場合の駆動端子８にお
ける負荷駆動電圧ＶｏをＶOH、また、出力電圧ＶOIがロ
ーレベルの場合の負荷駆動電圧ＶｏをＶOLとし、負荷回
路４の負荷インピーダンスをＺL 、入力回路１の出力イ
ンピーダンスをＺin、ダイオード２の順方向電圧降下を
ＶD とすると、前記電圧ＶOH、ＶOLは次式に示すように
与えられる。
ける負荷駆動電圧ＶｏをＶOH、また、出力電圧ＶOIがロ
ーレベルの場合の負荷駆動電圧ＶｏをＶOLとし、負荷回
路４の負荷インピーダンスをＺL 、入力回路１の出力イ
ンピーダンスをＺin、ダイオード２の順方向電圧降下を
ＶD とすると、前記電圧ＶOH、ＶOLは次式に示すように
与えられる。
ＶOH＝Ｉｏ・ＺL ……(1) ＶOL＝Ｉｏ・Ｚin＋ＶD ……(2) 但し、ここではＶOH＞ＶOLの関係が満たされるよう、各
回路定数が設定されているものとする。
回路定数が設定されているものとする。
このように定電流Ｉｏの流路を負荷回路４又は入力回路
１のいずれか一方に切替えることによって、負荷回路４
に対する駆動点のスイッチングが行なわれる。
１のいずれか一方に切替えることによって、負荷回路４
に対する駆動点のスイッチングが行なわれる。
（発明が解決しようとする問題点） ところで、一般に定電流源３の内部インピーダンスはか
なり大きな値となるため、駆動端子８又は定電流源３の
出力端子７とグランドとの間に寄生する容量値ＣF の浮
遊容量９が無視できなくなる。該浮遊容量９を考慮した
駆動端子８の負荷駆動電圧は、定電流Ｉｏが入力回路１
より負荷回路４へ切替わる（立上り）際の値をＶou(t)
とし、負荷回路４より入力回路１へ切替わる（立下り）
際の値をＶod(t) とすると、それぞれ次式に示すように
与えられる。
なり大きな値となるため、駆動端子８又は定電流源３の
出力端子７とグランドとの間に寄生する容量値ＣF の浮
遊容量９が無視できなくなる。該浮遊容量９を考慮した
駆動端子８の負荷駆動電圧は、定電流Ｉｏが入力回路１
より負荷回路４へ切替わる（立上り）際の値をＶou(t)
とし、負荷回路４より入力回路１へ切替わる（立下り）
際の値をＶod(t) とすると、それぞれ次式に示すように
与えられる。
Ｖou(t) ＝ＶOH（１−ｅ-t/τo） …(3) Ｖod(t) ＝Ｖｏ（Ｔｐ）ｅ-(t-Tp)/τi …(4) （但し、τｏ＝ＣF ・ＺL 、τｉ＝ＣF ・Ｚin、Ｔｐは
入力信号電圧ＶINのパルス幅である。） 一般にＺL ＞Ｚin、即ちτｏ＞τｉであるため、前記
(3)式及び(4)式から理解されるように、負荷駆動電圧Ｖ
ｏは立上りの遅い波形となり、従って負荷回路４を高速
スイッチング動作させることが困難であるという問題点
があった。
入力信号電圧ＶINのパルス幅である。） 一般にＺL ＞Ｚin、即ちτｏ＞τｉであるため、前記
(3)式及び(4)式から理解されるように、負荷駆動電圧Ｖ
ｏは立上りの遅い波形となり、従って負荷回路４を高速
スイッチング動作させることが困難であるという問題点
があった。
第３図は前記回路における入力信号電圧ＶIN及び負荷駆
動電圧Ｖｏの変化を示すものである。
動電圧Ｖｏの変化を示すものである。
本発明は前記問題点を除去し、負荷回路を高速スイッチ
ング動作させることのできる定電流スイッチング回路を
提供することを目的とする。
ング動作させることのできる定電流スイッチング回路を
提供することを目的とする。
（問題点を解決するための手段） 本発明では前記問題点を解決するため、入力信号に従っ
てハイレベル又はローレベルの電圧を出力する入力回路
の出力端子にダイオードを介して負荷回路の駆動入力端
子を接続することにより、定電流源から負荷回路へ供給
する定電流を制御する定電流スイッチング回路におい
て、カレントミラー回路と、負荷回路と同一インピーダ
ンス値を有する擬似負荷回路と、同一抵抗値を有する第
１及び第２の抵抗とを備え、カレントミラー回路の一の
電流流入端子を定電流源の出力端子に接続し、該一の電
流流入端子に対応する一の電流流出端子を第１の抵抗を
介して擬似負荷回路に接続し、また、カレントミラー回
路の他の電流流入端子を電源に接続し、該他の電流流入
端子に対応する他の電流流出端子を第２の抵抗を介して
負荷回路の駆動入力端子に接続した。
てハイレベル又はローレベルの電圧を出力する入力回路
の出力端子にダイオードを介して負荷回路の駆動入力端
子を接続することにより、定電流源から負荷回路へ供給
する定電流を制御する定電流スイッチング回路におい
て、カレントミラー回路と、負荷回路と同一インピーダ
ンス値を有する擬似負荷回路と、同一抵抗値を有する第
１及び第２の抵抗とを備え、カレントミラー回路の一の
電流流入端子を定電流源の出力端子に接続し、該一の電
流流入端子に対応する一の電流流出端子を第１の抵抗を
介して擬似負荷回路に接続し、また、カレントミラー回
路の他の電流流入端子を電源に接続し、該他の電流流入
端子に対応する他の電流流出端子を第２の抵抗を介して
負荷回路の駆動入力端子に接続した。
（作用） 本発明によれば、カレントミラー回路の一の電流流入端
子に入力された定電流源からの定電流は一の電流流出端
子より第１の抵抗及び擬似負荷回路に供給されるため、
該一の電流流出端子の電圧値は常に一定となり、従っ
て、他の電流流出端子の電圧値も常にほぼ一定となり、
その結果、定電流源が等価的に定電圧源に置換えられ、
浮遊容量の影響が排除される。
子に入力された定電流源からの定電流は一の電流流出端
子より第１の抵抗及び擬似負荷回路に供給されるため、
該一の電流流出端子の電圧値は常に一定となり、従っ
て、他の電流流出端子の電圧値も常にほぼ一定となり、
その結果、定電流源が等価的に定電圧源に置換えられ、
浮遊容量の影響が排除される。
（実施例） 第１図は本発明の定電流スイッチング回路の一実施例を
示すもので、図中、従来例と同一構成部分は同一符号を
もって表わす。即ち、１は入力回路、２はダイオード、
３は定電流源、４は負荷回路、５は入力端子、６，７は
出力端子、８は駆動（入力）端子、９は浮遊容量、１０
はカレントミラー回路、１１は擬似負荷回路、１２，１
３は抵抗である。
示すもので、図中、従来例と同一構成部分は同一符号を
もって表わす。即ち、１は入力回路、２はダイオード、
３は定電流源、４は負荷回路、５は入力端子、６，７は
出力端子、８は駆動（入力）端子、９は浮遊容量、１０
はカレントミラー回路、１１は擬似負荷回路、１２，１
３は抵抗である。
カレントミラー回路１０は電流流入端子１４，１５及び
これらにそれぞれ対応した電流流出端子１６，１７を備
えている。前記電流流入端子１４は定電流源３の出力端
子７に接続され、定電流Ｉｏを流入し、これを電流流出
端子１６より流出する。また、電流流入端子１５は電源
Ｖccに接続され、定電流Ｉｏに比例する電流Ｉ１を流入
し、これを電流流出端子１７より流出する。
これらにそれぞれ対応した電流流出端子１６，１７を備
えている。前記電流流入端子１４は定電流源３の出力端
子７に接続され、定電流Ｉｏを流入し、これを電流流出
端子１６より流出する。また、電流流入端子１５は電源
Ｖccに接続され、定電流Ｉｏに比例する電流Ｉ１を流入
し、これを電流流出端子１７より流出する。
擬似負荷回路１１は駆動（入力）端子１８を備えてお
り、負荷回路４と同一の負荷インピーダンス値ＺL を有
している。抵抗１２及び１３は同一抵抗値Ｒを備えてお
り、該抵抗１２の一端はカレントミラー回路１０の電流
流出端子１６に接続され、また、その他端は擬似負荷回
路１１の駆動端子１８に接続されている。また、抵抗１
３の一端は電流流出端子１７に接続され、また、その他
端は負荷回路４の駆動端子８に接続されている。
り、負荷回路４と同一の負荷インピーダンス値ＺL を有
している。抵抗１２及び１３は同一抵抗値Ｒを備えてお
り、該抵抗１２の一端はカレントミラー回路１０の電流
流出端子１６に接続され、また、その他端は擬似負荷回
路１１の駆動端子１８に接続されている。また、抵抗１
３の一端は電流流出端子１７に接続され、また、その他
端は負荷回路４の駆動端子８に接続されている。
前述したようにカレントミラー回路１０の電流流出端子
１６からは、常に定電流Ｉｏが抵抗１２及び擬似負荷回
路１１に向って流れている。一方、カレントミラー回路
１０の電流流出端子１７の電圧値、例えばＶR は、カレ
ントミラー回路１０の動作を線形と仮定すると、後述す
るように電流流出端子１６の電圧値と等しくなる。従っ
て、電圧値ＶR は入力回路１の出力電圧に拘らず、常に
次式(5) に示すように与えられる。
１６からは、常に定電流Ｉｏが抵抗１２及び擬似負荷回
路１１に向って流れている。一方、カレントミラー回路
１０の電流流出端子１７の電圧値、例えばＶR は、カレ
ントミラー回路１０の動作を線形と仮定すると、後述す
るように電流流出端子１６の電圧値と等しくなる。従っ
て、電圧値ＶR は入力回路１の出力電圧に拘らず、常に
次式(5) に示すように与えられる。
ＶR ＝Ｉｏ（Ｒ＋ＺZ ） ……(5) 従って、前記電流流出端子１７よりカレントミラー回路
１０側の回路を、前記一定の電圧値ＶR を発生する定電
圧源で置換えることができる。第４図は第１図の回路の
等価回路を示すもので、図中、１９は電圧値R の定電圧
源である。
１０側の回路を、前記一定の電圧値ＶR を発生する定電
圧源で置換えることができる。第４図は第１図の回路の
等価回路を示すもので、図中、１９は電圧値R の定電圧
源である。
そして、カレントミラー回路１０より入力回路１又は負
荷回路４に供給される電流Ｉ1 は、入力回路１の出力電
圧Ｖ0Iがハイレベルの場合の値をＩ1H、また、ローレベ
ルの場合の値をＩ1Lとすると、次式(6) 及び(7) に示す
ように与えられる。
荷回路４に供給される電流Ｉ1 は、入力回路１の出力電
圧Ｖ0Iがハイレベルの場合の値をＩ1H、また、ローレベ
ルの場合の値をＩ1Lとすると、次式(6) 及び(7) に示す
ように与えられる。
Ｉ1H＝ＶR ／（Ｒ＋ＺL ） ＝Ｉｏ ……(6) Ｉ1L＝（ＶR −ＶD ）／（Ｒ＋Ｚin） ＝｛（Ｒ＋ＺL ）Ｉｏ−ＶD ｝／（Ｒ＋Ｚin） ＝Ｉin ……(7) また、この時の駆動端子８の電圧Ｖｏは、次式(8) 及び
(9) で与えられる。
(9) で与えられる。
Ｖ0H＝Ｉ1H・ＺL ＝Ｉｏ・ＺL ……(8) Ｖ0L＝Ｉ1L・Ｚin＋ＶD ……(9) このように前記実施例によれば、内部インピーダンスの
大きな定電流源３を内部インピーダンスの小さな定電圧
源１９に置換えることができるため、スイッチング動作
の際の立上り時間を長くする浮遊容量９の影響を取除く
ことができる。
大きな定電流源３を内部インピーダンスの小さな定電圧
源１９に置換えることができるため、スイッチング動作
の際の立上り時間を長くする浮遊容量９の影響を取除く
ことができる。
第５図は前記実施例における入力信号電圧ＶIN及び負荷
駆動電圧Ｖｏの変化を示すものである。なお、図中、破
線で示す負荷駆動電圧特性は従来の回路によるものであ
る。
駆動電圧Ｖｏの変化を示すものである。なお、図中、破
線で示す負荷駆動電圧特性は従来の回路によるものであ
る。
第６図はカレントミラー回路１０を詳細に表わした第１
図と同様な図であり、該カレントミラー回路１０はＮＰ
Ｎ型のトランジスタ２０及び２１からなっている。トラ
ンジスタ２０のコレクタは電流流入端子１４に接続さ
れ、また、そのエミッタは電流流出端子１６に接続され
ている。トランジスタ２１のコレクタは電流流入端子１
５に接続され、また、そのエミッタは電流流出端子１７
に接続されている。また、トランジスタ２０及び２１の
ベースはトランジスタ２０のコレクタに共通に接続され
ている。
図と同様な図であり、該カレントミラー回路１０はＮＰ
Ｎ型のトランジスタ２０及び２１からなっている。トラ
ンジスタ２０のコレクタは電流流入端子１４に接続さ
れ、また、そのエミッタは電流流出端子１６に接続され
ている。トランジスタ２１のコレクタは電流流入端子１
５に接続され、また、そのエミッタは電流流出端子１７
に接続されている。また、トランジスタ２０及び２１の
ベースはトランジスタ２０のコレクタに共通に接続され
ている。
前記トランジスタ２０及び２１のベースは共通に接続さ
れているため同電位であり、また、トランジスタ２０及
び２１のベース・エミッタ間電圧も線形動作領域におい
てはほぼ同様な値となるため、トランジスタ２０及び２
１のエミッタの電位、即ち電流流出端子１６及び１７の
電位はほぼ同じ値となる。ここで、電流流出端子１６に
接続された抵抗１２及び擬似負荷回路１１には常に定電
流Ｉｏが流れているため、該電流流出端子１６の電位は
常に一定であり、従って、電流流出端子１７の電位も常
にほぼ一定となる。
れているため同電位であり、また、トランジスタ２０及
び２１のベース・エミッタ間電圧も線形動作領域におい
てはほぼ同様な値となるため、トランジスタ２０及び２
１のエミッタの電位、即ち電流流出端子１６及び１７の
電位はほぼ同じ値となる。ここで、電流流出端子１６に
接続された抵抗１２及び擬似負荷回路１１には常に定電
流Ｉｏが流れているため、該電流流出端子１６の電位は
常に一定であり、従って、電流流出端子１７の電位も常
にほぼ一定となる。
（発明の効果） 以上説明したように本発明によれば、定電流源と負荷回
路との間にカレントミラー回路、擬似負荷回路並びに第
１及び第２の抵抗を配置して、定電流源を等価的に定電
圧源に置換えるようになしたため、浮遊容量が負荷駆動
電圧の立上りに及ぼす影響を取除くことができ、従っ
て、負荷回路をより高速スイッチング動作させることが
でき、さらに種々の電子回路に応用でき、集積回路化が
容易である等の利点がある。
路との間にカレントミラー回路、擬似負荷回路並びに第
１及び第２の抵抗を配置して、定電流源を等価的に定電
圧源に置換えるようになしたため、浮遊容量が負荷駆動
電圧の立上りに及ぼす影響を取除くことができ、従っ
て、負荷回路をより高速スイッチング動作させることが
でき、さらに種々の電子回路に応用でき、集積回路化が
容易である等の利点がある。
第１図は本発明の定電流スイッチング回路の一実施例を
示す図、第２図は従来の定電流スイッチング回路の一例
を示す図、第３図は第２図の回路における各部の電圧の
変化を示す図、第４図は第１図の回路の等価回路を示す
図、第５図は第１図の回路における各部の電圧の変化を
示す図、第６図はカレントミラー回路を詳細に表わした
第１図と同様な図である。 １……入力回路、２……ダイオード、３……定電流源、
４……負荷回路、９……浮遊容量、１０……カレントミ
ラー回路、１１……擬似負荷回路、１２，１３……抵
抗。
示す図、第２図は従来の定電流スイッチング回路の一例
を示す図、第３図は第２図の回路における各部の電圧の
変化を示す図、第４図は第１図の回路の等価回路を示す
図、第５図は第１図の回路における各部の電圧の変化を
示す図、第６図はカレントミラー回路を詳細に表わした
第１図と同様な図である。 １……入力回路、２……ダイオード、３……定電流源、
４……負荷回路、９……浮遊容量、１０……カレントミ
ラー回路、１１……擬似負荷回路、１２，１３……抵
抗。
Claims (1)
- 【請求項１】入力信号に従ってハイレベル又はローレベ
ルの電圧を出力する入力回路の出力端子にダイオードを
介して負荷回路の駆動入力端子を接続することにより、
定電流源から負荷回路へ供給する定電流を制御する定電
流スイッチング回路において、 カレントミラー回路と、 負荷回路と同一インピーダンス値を有する擬似負荷回路
と、 同一抵抗値を有する第１及び第２の抵抗とを備え、 カレントミラー回路の一の電流流入端子を定電流源の出
力端子に接続し、該一の電流流入端子に対応する一の電
流流出端子を第１の抵抗を介して擬似負荷回路に接続
し、 また、カレントミラー回路の他の電流流入端子を電源に
接続し、該他の電流流入端子に対応する他の電流流出端
子を第２の抵抗を介して負荷回路の駆動入力端子に接続
した ことを特徴とする定電流スイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62219167A JPH0616583B2 (ja) | 1987-09-03 | 1987-09-03 | 定電流スイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62219167A JPH0616583B2 (ja) | 1987-09-03 | 1987-09-03 | 定電流スイッチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6462916A JPS6462916A (en) | 1989-03-09 |
| JPH0616583B2 true JPH0616583B2 (ja) | 1994-03-02 |
Family
ID=16731252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62219167A Expired - Lifetime JPH0616583B2 (ja) | 1987-09-03 | 1987-09-03 | 定電流スイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616583B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100382130C (zh) * | 2001-08-29 | 2008-04-16 | 日本电气株式会社 | 用于驱动电流负载器件的半导体器件及提供的电流负载器件 |
-
1987
- 1987-09-03 JP JP62219167A patent/JPH0616583B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100382130C (zh) * | 2001-08-29 | 2008-04-16 | 日本电气株式会社 | 用于驱动电流负载器件的半导体器件及提供的电流负载器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6462916A (en) | 1989-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008801B1 (ko) | 논리회로 | |
| JPS62130018A (ja) | 半導体電子回路 | |
| JPH0473806B2 (ja) | ||
| US3496385A (en) | High voltage compensated transistorized switching apparatus | |
| US3585407A (en) | A complementary transistor switch using a zener diode | |
| JPH0616583B2 (ja) | 定電流スイッチング回路 | |
| JPH0232719B2 (ja) | ||
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| JPH0219651B2 (ja) | ||
| JPH0368573B2 (ja) | ||
| JP3297256B2 (ja) | 高速スイッチング回路 | |
| KR940000251Y1 (ko) | 3진 인버터 회로 | |
| JP2585416B2 (ja) | リミッタ回路 | |
| JPH0345575B2 (ja) | ||
| JPH06244483A (ja) | 半導体発光素子駆動回路 | |
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JPH0216293Y2 (ja) | ||
| JPS6342747Y2 (ja) | ||
| JPS6122773A (ja) | インバ−タ制御装置 | |
| JPS59115619A (ja) | 論理回路装置 | |
| JPS5862715A (ja) | スイツチングレギユレ−タ | |
| JPS5851621A (ja) | 電子回路 | |
| JPH029729B2 (ja) | ||
| JPH0296411A (ja) | カレントミラー回路 | |
| JPH0584688B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 14 |