JPH0346045A

JPH0346045A - アドレス変換装置

Info

Publication number: JPH0346045A
Application number: JP1180315A
Authority: JP
Inventors: Toshiaki Arai; 利明新井; Hisashi Katada; 片田　久; Yasuhiko Hatakeyama; 畠山　靖彦
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-07-14
Filing date: 1989-07-14
Publication date: 1991-02-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、主記憶装置の他に、拡張記憶装置を具備した
情報処理システムに係わり、特に、拡張記憶装置と仮想
記憶装置のデータ転送に係わる。

〔従来の技術〕

主記憶容量の不足を補う手段として、拡張記憶装置（Ｅ
Ｓ）（あるいはページ記憶装置）を使用して実質的な主
記憶容量拡大を図る方式は先行技術において周知である
。例えば、特開昭５８−９２７６号「データ処理システ
ム」においては、主記憶装置をページ記憶装置との間に
チャネルを経由しない専用パスを設けて囲者間のデータ
転送の高速化を図っている。

先行技術はページングもしくはスワツピングを高速化す
るために拡張記憶装置を用いる開示している。ここでは
、主記憶装置とページ記憶装置との間に同期的あるいは
非同期にデータ転送する手段、および、主記憶装置、２
次記憶装置、ページ記憶装置の間の３媒体転送方式が示
されている。

これらの技術により、ページング処理の＾連化、および
、ページ記憶装置と２次記憶装置間のマイグレーション
処理がｏＪ能となっている。

〔発明が解決しようとするｉａＭ）上記従来技術は、拡張記憶装置（ＥＳ）を、ページング
およびスワツピング処理のためのみに使用することを目
的として開本している。これらの処理は、仮想記憶を構
築するためのものであり、操作の対象は主記憶であって
仮想記憶ではない。

そのため、上記従来技術では主記憶とＥＳ間のデータ転
送は主記憶の実アドレスを指定して行なう方式が示され
ている。この方式はページング、スワツピングには有効
であるが、オペレーティングシステム（Ｏ８）以外のプ
ログラム（アプリケーションプログラム）がＥＳを直接
使用することは困難である。すなわち、一般のプログラ
ム（アプリケーションプログラム）は仮想記憶上で動作
しテイルため、ＥＳを直接使用するためには、転送領域
（バッファ）の実アドレス検索、バッファの主記憶割当
て、バッファ固定、等の多くの処理が必要である。その
ため、オーバヘッド、工数の点から一般のプログラムが
ＥＳを直接使用することは困難である。

本発明は、上記の問題点を解決し、一般アプリケーショ
ンプログラムからＥＳを容易に直接使用出来る手段を提
供することにより、アプリケーションプログラムの性能
向上、および、開発工数の削減を図ることを目的として
いる。

本発明の具体的な目的は以下の通りである。

（１）任意の仮想空間上の任意の仮想アドレスとＥＳと
の間で、直接データ転送を行うことを一■能とすること
。

（２）データ転送命令が配置されている仮想空間とは異
なる仮想空間とＥＳ間でデータ転送を可能とすること。

（３）データ転送の対象となる仮想空間上の仮想領域に
主記憶装置が割り付けられていない場合には、データ転
送命令を発行したプロセッサにプログラム割込みを発生
させ、同時に、該当仮想領域アドレスおよび該当仮想空
間識別子を主記中止すること。

（４）データ転送を行う際に、主記憶フェッチのための
主記憶キーを明示的に指定できること。

〔７１ＩＩ題を解決するための手段〕上記目的を達成するため１本発明では。

（１）主記憶装置と）（８間のデータ転送の際に、仮想
アドレスとアドレス変換テーブルとを指定する手段と、
仮想アドレスをアドレス変換テーブルを用いてアドレス
変換する手段を設け、任意の仮想９間内の仮想領域とＥ
Ｓとの間でデータ転送を可能とした。

（２）複数のマスクディジット位置を有するアドレス空
間マスクレジスタと、複数のアドレス空間指定レジスタ
と、前記マスクレジスタ中の一つのマスクディジット位
置のイ直に応じて、前記アドレス空間指定レジスタを選
択する手段を備え、指定されたマスクレジスタのイ直に
応じて、仮想空間を選択する。

（３）前記マスクレジスタを汎用レジスタと関連付ける
手段を有し、データ転送の際に対応けられた前記汎用レ
ジスタを指定することにより、仮想空間を選択する。

（４）仮想空間のアドレス変換テーブルを格納するアク
セスレジスタを備え、指定されたアクセスレジスタの値
に応じて、仮想空間を選択する。

（５）アクセスレジスタを汎用レジスタと関連付ける手
段を有し、データ転送の際に関連付けられた前記汎用レ
ジスタを指定することにより、仮想空間を選択する。

（６）主記憶アクセス用のキー値を指定する手段を有し
、主記憶装置とＭＳ間のデータ転送の際番こ前記キーを
使用して主記憶アクセス権のチエツクする。

（７）アドレス乗換中に不当なアドレス変換装置。

９、アドレス変換処理とＥＳと主記憶間のデータ転送を
中止する場合には、データ転送命令を発行したプロセッ
サにプログラム割込みを発生させ、同時に、該当仮想領
域アドレスおよび該当仮想空間識別子を主記中止する。

域に格納する。

（８）アドレス変換中に不当なアドレス変換装置。

９、アドレス変換処理とＥＳと主記憶間のデータ転送を
中止する場合には、データ転送命令を発行したプロセッ
サ←プログラム割込みを発生させ、同時に、不当であっ
たアドレス変換テーブルエントリの実アドレスを主記憶
の特定領域に格納することを特徴とする。

（９）アドレス変換中に不当なアドレス変換装置。

９、アドレス変換処理とＥＳと主記憶間のデータ転送を
中止する場合には、不当であったアドレス変換テーブル
エントリの仮想アドレス、アドレス変換の対象となった
仮想アドレスをアドレス変換するためのアクセスレジス
タ、および、該アクセスレジスタを関連付けるベースレ
ジスタの全て或いはそれらの一部を主記憶の特定領域に
格納する。

〔作用〕

本発明によれば。

（１）データ転送の際に、アドレス変換テーブルをアク
セスレジスタ或いはマスクレジスタを用いて指定するこ
とにより、任意の仮想空間上の任意の仮想アドレスとＥ
Ｓとの間で、直接データ転送を行うことが可能となる。

（２〉データ転送命令とは無関係に上記の指定が可能で
あるため、データ転送命令が配置されている仮想空間と
は異なる仮想空間とＥＳ間でデータ転送が可能となる。

（３）データ転送の対象となる仮想空間上の仮想領域に
主記憶装置が割り付けられていない場合には、データ転
送命令を発行したプロセッサにプログラム割込みを発生
させ、同時に、該当仮想領域アドレスおよび該当仮想空
間識別子を主記中止する。これにより、Ｏ８による主記
憶割り付は処理が口」能となる。

（４）データ転送を行う際に、主記憶フェッチのための
記憶キーを明示的に指定できる。

〔実施例〕

本発明の実施例を図を用いて説明する。

第１図は、本発明の主記憶装置、ＥＳ間のデータ転送処
理の実施例である。ここでは、ＥＳ１２１から主記憶領
域中２３へのデータ転送を行なうための回路がボされて
いる。本発明の特長は、命令のオペランドで指定された
仮想アドレス１０７が、直接主記憶装置１２３をボすの
ではなく、セグメントテーブル１１４、ページテーブル
１１６によって、アドレス変換される点にある。しかも
、セグメントテーブル１１４は、オペランドの空間識別
子１０８によって選択される点である。

命令レジスタ１０１には主記憶装置とＥＳ間のデータ転
送命令が取り込まれている。命令のＯ〜１５ビット１０
２は命令コードであり、１９〜１９ビツトはベース部１
０３，２０か６３１ビツトは変位部１０４である。ベー
ス部１０３と変位部１０４とを用いて命令オペランドア
ドレスを求め、該当領域をアドレス変換係構を用いてア
クセスする手段は周知であるため、ここでは説明を省略
する。

令命のオペランドで指定された領域１０５には。

ＥＳアドレス１０６．主記憶の仮想アドレス（０７゜仮
想空間識別子１０８が格納されている。ＥＳアドレス１
０６はＥＳの４にバイト単位のブロック番号を示す。一
方、主記憶仮想アドレス１０７はデータ転送の他方であ
る。主記憶の仮想アドレスを示す。空間識別子１０８は
アクセスレジスタアレイ１０９のインデックスである。

アクセスレジスタアレイ１０９の一つのエントリ１１０
は、該示している。

仮想アドレス１０７のアドレス変換は以下の順序で行わ
れる。まず、仮想アドレスの上位１１ビツトであるセグ
メントインデックス部１１１を４倍した値がアクセスレ
ジスタ１１０の内容であるアドレス変換テーブル起点ア
ドレスに加えられ。

セグメントテーブル１１４の該当するエントリ１１５が
求められる。次に、セグメントテーブルエントリ１１５
で指定されたページテーブル１１６のアドレスと、仮想
アドレス１０７の中位８ビツトであるページインデック
ス部を４倍した値が加えられ、該当するページテーブル
エントリ１１７が求められる。最後に、ページテーブル
エントリ１１７の内容と仮想アドレス１０７のド位１２
ビットで指定される変位部１１３が加えられ、仮想アド
レス１０７に該当する主記憶１２３上の実記憶領域１２
４のアドレスが求められる。

以上の操作により、データ転送の対象であるＥＳ領域と
主記憶領域のアドレスが求められる。

繋ζ図は・本発明０別０実施例ｒａ′６・″３７は、Ｅ
Ｓ１２１から主記憶上２３へのデータ転送の際にセグメ
ントテーブル１１４、または、ページテーブル１１６の
エントリが無効であった場合の動作を示している。エン
トリが無効であり、命令の実行が抑止された場合には、
抑止された原因が主記憶領域中に格納され、ソフトウェ
アによるエントリの更新を可能としている。

命令のオペランドで指定された仮想アドレス１０７が、
空間識別子１０８で選択されたアクセスレジスタアレイ
１０９中のセグメントテープ基点１１’Ｏで指定された
セグメントテーブル１１４によってアドレス変換される
。まず、仮想アドレス１０７のビット１〜１１で指定さ
れるセグメントインデックス部とセグメントテープ基点
１１０の内容が加算され、該当するセグメントテーブル
エントリ１１５が求められる。エントリの無効フラグ２
１２がオフである場合には、ページテーブルアドレス２
１１が取り出されてアドレス変換操作が継続する。しか
し、セグメントテーブルエント２３１、ゲート２３２、
ゲート２３３．ゲート２３４が開かれ、該無効フラグ２
１２を含むセグメントテーブルエントリ１１５のアドレ
スが主記憶１２３のアドレス変換例外変換テーブルアド
レス領域２２２に格納される。また、アドレス変換の対
象となった仮想アドレスも同様にアドレス変換例外仮想
アドレス領域２２３に格納される。さらに、アドレス変
換に使用された空間識別子１０８および該識別子で選択
されたアクセスレジスタアレイのエントリ１１０の内容
が各々主記憶１２３のアドレス変換例外空間識別子２２
４．アドレス変換例外アクセスレジスタ２２５に格納さ
れる。

次に、セグメントテーブルエントリの無効フラグ２１２
がオフであった場合には、ページテーブルアドレス２１
１と仮想アドレスのビット１２〜１９が加算されて、ペ
ージテーブルエントリ１１６が求められる。求められた
ページテーブルエントリの無効フラグ２１４がオフであ
る場合には、実アドレス２１３が取り出されてアドレス
変換操作はＨ耐する。しかし、ページテーブルエントリ
無効フラグ２１４がオンである場合にはゲート２３５ゲ
ート２３２．ゲート２３３．ゲート２３４が開かれ、該
無効フラグ２１４を含むページテーブルエントリ１１７
のアドレスが主記憶１２３のアドレス変換例外変換テー
ブルアドレス領域２２２に格納される。また、アドレス
変換の対象となった仮想アドレスも同様にアドレス変換
例外仮想アドレス領域２２３に格納される。さらに、ア
ドレス変換に使用された空間識別子１０８および該識別
子で選択されたアクセスレジスタアレイのエントリ１１
０の内容が各々主記憶１２３のアドレス変換例外空間識
別子２２４．アドレス変換例外アクセスレジスタ２２５
に格納される。

以上のように、アドレス変換出来ない場合にはその情報
が主記憶１２３中に格納される。

本発明は、主記憶容量を超える作業領域を必要とするよ
うな処理、例えば、多量データのソート、リレーショナ
ルＤＢ処理の高速化に有効である。

第３図は、本発明を用いた高速ソートの処理フロートさ
れた短いストリングを次々にマージして次第に長くし、
最後に人力全体が一つの「連」にするアルゴリズムが用
いられる。　　（Ｎｉｃｋｌａｕｓ　Ｗｉｒｔｈ著、片
山卓也訳、「アルゴリズム生データ構造＝プログラム」
日本コンピュータ協会出版、ｐｐ９７−ｐＰ１３２参照
）このとき、ｒ連」全体が主記憶に入る場合には高速に
処理が行なわれるが連が大きくなり、主記憶からはみ出
す場合には補助記憶装置を使用しなければならないため
、処理速度が遅くなる。本発明は、主記憶からはみでた
部分を高速なＥＳに配置する際の高速化手段である。

ステップ３０１はソート処理のための初期設定処理であ
る。ここでは、ソートの人力となるデータおよび中間結
果を保持する作業領域として使用する仮想空間、仮想領
域を割当てる。ステップ３０２は初期人力処理である。

ここでは、ソート入力データを主記憶に読み込み、その
範囲内における連を作成する。その後、ステップ３０３
では込みに備える。ステップ３０４では、全てのソート
人力を読み込んで連を作成したが否かをチエツクし、全
てを処理するまでステップ３０２に戻る。

ステップ３０５以降は、連を次第に大きくしてソートを
完了する処理である。ステップ３０５はＥＳ中の連を主
記憶に読み込む処理である。これは、二つの連を読み込
み一つに連に纏めるための前処理である。二つの連を読
み込むに充分な量の主記憶容量が無い場合には、二つの
述がら同量のレコード数を、主記憶が空いている限り読
み込む。

ステップ３０６は読み込んだ連をマージンして、一つの
連とする。ステップ３０７はマージした連をＥＳに書き
だす、ステップ３０８では連全体を処理した否かをチエ
ツクする。すなわち、ステップ３０５で読み込んだ連の
残りがあるかを調べ。

残っていればステップ３０５に戻る。

ステップ３０９では、ソートが完！したか否がを調べる
。ステップ３０５〜ステツプ３０８で連の数を次第に少
なくし、最後に連が一つとなった時がソート完了時であ
る。ソートが未完Ｙのときはステップ３０５に戻り、更
に連の数を減らす。

ソート完了時には、ステップ３１０で、ＥＳ中のソート
結果を出力する。

以上のようにＥＳを用いることにより、ソート処理を高
速に行なうことが一■能となる。本発明はＭＳと仮想空
１１打上の作業領域とのデータ転送を高速化するためも
のである。このデータ転送処理を従来技術を用いて行な
った場合の処理フローを第４図に示す。

ステップ４０１は読み込み領域の初期設定である。従来
技術では、ＥＳと主記憶間のデータ転送は実アドレスを
指定して行なわねばならない。その為、この処理でデー
タ転送中に実記憶がスチールされることの無いようペー
ジ固定する。ステップ４０２では上記で固定した領域の
実アドレスを求める。読み込み領域は通常複数ページに
渡っているため、その各々について実アドレスを求める
。

ステップ４０３はＥＳからの読み込み処理である１読み
込み領域は仮想アドレスとしては連続している。が、実
アドレスとして連続していない。その為。

１．４・へｌページずつに！、Ｓからの貌み込み命令を発行する必
要がある。ステップ４０４において、読み込み領域の全
てのページを読み込んだが否かをチエツクし、ステップ
４０２に戻る。

以上のように、従来技術を使用する場合には、大きく割
当てられた仮想領域をページ単位に分割し、その各々に
対してＥＳにアクセス要求を行わねばならない。さらに
、細分した各々のページのページ固定処理、実アドレス
の取得、等の処理を行う必要がある。その結果、ＥＳの
特徴である高速転送の効果を十分に生かすことができな
い。

〔発明の効果〕

以上のように、本発明によれば、任意の仮想空間上の任
意の仮想領域とＥＳ間でのデータ転送が可能となり、ア
プリケーションプログラムにょるＥＳの直接利用と大量
データのｌω速処理が１１ｆ能となる。

【図面の簡単な説明】

例外検出機構の実施例である。第３図は本発明の使用例
であり、ＥＳを用いて多量のデータをソートする際の処
理のフローチャートである。また、第４図は同様のソー
ト処理を本発明を用いずに実施した場合の処理フローで
ある。１０１・・・命令レジスタ、１０５・・・オペランド領
域、１０６・・・ＭＳアドレス、１０７・・・仮想アド
レス、１０８・・・空間識別子、１０９・・・アクセス
レジスタアレイ、１１４・・・セグメントテーブル、１
１６・・・ページテーブル、１２１・・・拡張記憶装置
（ＥＳ）　。１２３・・・主記憶装置（ＭＳ）、２２２・・・アドレ
ス変換例外変換テーブルアドレス、２２３・・・アドレ
ス変換例外仮想アドレス、２２４・・・アドレス変換例
外空間識別子、２２５・・・アドレス変換例外アクセス
レジスタ。第と島／′７ｓ雨２弔（２）番口

Claims

【特許請求の範囲】１、主記憶装置と、拡張記憶装置（ＥＳ）とを具備し、
多重仮想記憶方式を採用して、各空間毎に独自のアドレ
ス変換テーブルを使用して仮想アドレスを実アドレスに
変換する情報処理システムのアドレス変換装置において
、前記主記憶装置とＥＳ間のデータ転送の際に、仮想アド
レスとアドレス変換テーブルとを指定する手段と、前記
仮想アドレスを前記アドレス変換テーブルを用いてアド
レス変換する手段を設け、任意の仮想空間内の仮想領域
とＥＳとの間でデータ転送を行うことを特徴とするアド
レス変換装置。２、複数のマスクディジット位置を有するアドレス空間
マスクレジスタと、複数のアドレス空間指定レジスタと
、前記マスクレジスタ中の一つのマスクディジット位置
の値に応じて、前記アドレス空間指定レジスタを選択す
る手段を備え、指定されたマスクレジスタの値に応じて
、仮想空間を選択することを特徴とする特許請求の範囲
第１項のアドレス変換装置。３、前記マスクレジスタを汎用レジスタと対応付ける手
段を有し、データ転送の際に対応付けられた前記汎用レ
ジスタを指定することにより、仮想空間を選択すること
を特徴とする特許請求の範囲第２項のアドレス変換装置
。４、仮想空間のアドレス変換テーブルアドレスを直接ま
たは間接的に示すアクセスレジスタを備え、仮想記憶と
ＥＳ間のデータ転送の際に、指定されたアクセスレジス
タの値に応じて、仮想空間を選択することを特徴とする
特許請求の範囲第１項のアドレス変換装置。５、前記ア
クセスレジスタを汎用レジスタと対応付ける手段を有し
、データ転送の際に対応付けられた前記汎用レジスタを
指定することにより、仮想空間を選択することを特徴と
する特許請求の範囲第２項のアドレス変換装置。６、主記憶アクセス用のキー値を指定する手段を有し、
主記憶装置とＥＳ間のデータ転送の際に前記キーを使用
して主記憶アクセス権のチェックを行うことを特徴とす
る特許請求の範囲第１項のアドレス変換装置。７、アドレス変換中に不当なアドレス変換テーブルを検
出し、アドレス変換処理とＥＳと主記憶間のデータ転送
を中止する場合には、データ転送命令を発行したプロセ
ッサにプログラム割込みを発生させ、同時に、該当仮想
領域アドレスおよび該当仮想空間識別子を主記憶上の特
定領域に格納することを特徴とする特許請求の範囲第１
項のアドレス変換装置。８、アドレス変換中に不当なアドレス変換テーブルを検
出し、アドレス変換処理とＥＳと主記憶間のデータ転送
を中止する場合には、データ転送命令を発行したプロセ
ッサにプログラム割込みを発生させ、同時に、不当であ
つたアドレス変換テーブルエントリの実アドレスを主記
憶の特定領域に格納することを特徴とする特許請求の範
囲第１項のアドレス変換装置。９、アドレス変換中に不当なアドレス変換テーブルを検
出し、アドレス変換処理とＥＳと主記憶間のデータ転送
を中止する場合には、不当であつたアドレス変換テーブ
ルエントリの仮想アドレス、アドレス変換の対象となつ
た仮想アドレスをアドレス変換するためのアクセスレジ
スタ、および、該アクセスレジスタを関連付けるベース
レジスタの全て或いはそれらの一部を主記憶の特定領域
に格納することを特徴とする特許請求の範囲第１項のア
ドレス変換装置。