JPH0346370A - Ｍｏｓ型半導体装置とその製造方法 - Google Patents
Ｍｏｓ型半導体装置とその製造方法Info
- Publication number
- JPH0346370A JPH0346370A JP1182892A JP18289289A JPH0346370A JP H0346370 A JPH0346370 A JP H0346370A JP 1182892 A JP1182892 A JP 1182892A JP 18289289 A JP18289289 A JP 18289289A JP H0346370 A JPH0346370 A JP H0346370A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- drain
- low concentration
- source
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路（以下ＬＳＩという）、特に高
密度・高速度なＬＳＩの構造ならびにその製造方法に関
するものであも 従来の技術 半導体装置は最近ますます高密度化・微細化される傾向
にあり、その為微細なＭＯ５型半導体装置においては
ショートチャンネル効果とホットキャリアー効果が大き
な問題となっている。今までｉ；Ｌ、ＬＤＤ構造を用い
ることにより、これらの問題を解決してきた 発明が解決しようとする課題 しかし 今後さらに微細化する為に４１ すでにＬＤ
Ｄ構造のみでは限界にきていも 本発明（よこのような
従来の問題を鑑ム 微細なＭＯＳ型半導体装置を制御性
良く形成しか急 ショートチャンネル効果及びホットキ
ャリアー等の問題を解決しｆ、ＬＳＩを提供することを
目的とすも線層を解決するための手段 本発明（上 上述の問題点を解決する為 半導体基板上
にゲート絶縁膜を介してゲート電極を設けた後、前記半
導体基板と異なる導電型の不純物を前記ゲート電極マス
クによるセルファラインによってイオン注入し拡散を行
なうことにより、そのイオン注入された部分の濃度が前
記半導体基板濃度より薄くなるようにした後、ソース・
ドレインを形成するＭＯＳ型半導体装置の製造方法であ
もまた本発明は拡散層部ソース・ドレインのまわりを半
導体基板と同じ導電型の低濃度不純物層部により取り囲
まれている構造を有しているＭＯＳ型半導体装置であも 作用 本発明は上述の構成によって、拡散層部におけるＰ／Ｎ
接合の濃度勾配を大幅に緩和し ショートチャンネル効
果を劣化さすことなく、ホットキャリアの発生を抑える
ことが可能となも実施例 第１図（友 本発明の一実施例によるＭＯＳ型半導体装
置及びその製造方法を示したものであも第１図において
、 １はＳｉＯ２，２はＰ型Ｓｉ基板 ３はゲート電極
４はゲート５ｉｏ２． ５は低濃度Ｐ型不純物層、
６はソース・ドレイン拡散層 ７はＬＤＤ低濃度拡散胤
８はスペーサの５ｉ０２である。第１図（ａ）に示す
如く、半導体基板２上にゲート絶縁膜４を介してポリシ
リコンからなるゲート電極３を設けた後、Ｎ型不純物を
ＩＥＩＩ／ｃｍ２〜ＩＥ１２／ｃｍ２程度イオン注入行
う。その徴 第１程度イオン石入行く１０００℃〜１２
００℃程度の熱処理を行うことによりＰ型低濃度層部５
を形成すも その後Ｎ型不純物をイオン注入することに
よりＬＤＤ低濃度拡散層７を形成する（第１図（Ｃ））
。その後スペーサ８を形成した後、Ｎ゛不純物をイオン
注入することにより、ソース・ドレイン拡散層６を形成
Ｌ ＬＤＤ構造とする（第１図（ｄ））。従って以上
のように低濃度Ｐ型不純物層５を導入することにより、
ソース・ドレイン６．７とのＰ／Ｎ接合部の濃度勾配を
大幅に緩和させ、ホットキャリア寿命を数倍長くするこ
とが可能となる。な抵 本実施例ではｎチャンネルＭＯ
Ｓトランジスタについて示した力（ＰチャンネルＭＯＳ
）ランジスタにおいても同様の効果を得ることが可能と
なん 発明の効果 以上の説明から明らかなように 本発明ζ九 半導体基
板上にゲート絶縁膜を介してゲート電極を設けた後、半
導体基板と異なる導電型の不純物をゲート電極マスクに
よるセルファラインによってイオン注入し拡散を行うこ
とにより、そのイオン注入された部分の濃度が半導体基
板濃度より薄くなるようにした後、 ソース・ドレイン
を形成することにより、ソース・ドレインのまわりを基
板と同じ導電型の低濃度不純物層部により取り囲まれて
いる構造を有する半導体装置を形成することによって、
拡散層部におけるＰ／Ｎ接合部の濃度勾配を大幅に緩和
しショートチャンネル効果を劣化さすことなく、ホット
キャリアの発生を抑えることが可能であり、微細なＭＯ
Ｓにおいてもホットキャリアー寿命を大幅に向上さすこ
とが可能であ
密度・高速度なＬＳＩの構造ならびにその製造方法に関
するものであも 従来の技術 半導体装置は最近ますます高密度化・微細化される傾向
にあり、その為微細なＭＯ５型半導体装置においては
ショートチャンネル効果とホットキャリアー効果が大き
な問題となっている。今までｉ；Ｌ、ＬＤＤ構造を用い
ることにより、これらの問題を解決してきた 発明が解決しようとする課題 しかし 今後さらに微細化する為に４１ すでにＬＤ
Ｄ構造のみでは限界にきていも 本発明（よこのような
従来の問題を鑑ム 微細なＭＯＳ型半導体装置を制御性
良く形成しか急 ショートチャンネル効果及びホットキ
ャリアー等の問題を解決しｆ、ＬＳＩを提供することを
目的とすも線層を解決するための手段 本発明（上 上述の問題点を解決する為 半導体基板上
にゲート絶縁膜を介してゲート電極を設けた後、前記半
導体基板と異なる導電型の不純物を前記ゲート電極マス
クによるセルファラインによってイオン注入し拡散を行
なうことにより、そのイオン注入された部分の濃度が前
記半導体基板濃度より薄くなるようにした後、ソース・
ドレインを形成するＭＯＳ型半導体装置の製造方法であ
もまた本発明は拡散層部ソース・ドレインのまわりを半
導体基板と同じ導電型の低濃度不純物層部により取り囲
まれている構造を有しているＭＯＳ型半導体装置であも 作用 本発明は上述の構成によって、拡散層部におけるＰ／Ｎ
接合の濃度勾配を大幅に緩和し ショートチャンネル効
果を劣化さすことなく、ホットキャリアの発生を抑える
ことが可能となも実施例 第１図（友 本発明の一実施例によるＭＯＳ型半導体装
置及びその製造方法を示したものであも第１図において
、 １はＳｉＯ２，２はＰ型Ｓｉ基板 ３はゲート電極
４はゲート５ｉｏ２． ５は低濃度Ｐ型不純物層、
６はソース・ドレイン拡散層 ７はＬＤＤ低濃度拡散胤
８はスペーサの５ｉ０２である。第１図（ａ）に示す
如く、半導体基板２上にゲート絶縁膜４を介してポリシ
リコンからなるゲート電極３を設けた後、Ｎ型不純物を
ＩＥＩＩ／ｃｍ２〜ＩＥ１２／ｃｍ２程度イオン注入行
う。その徴 第１程度イオン石入行く１０００℃〜１２
００℃程度の熱処理を行うことによりＰ型低濃度層部５
を形成すも その後Ｎ型不純物をイオン注入することに
よりＬＤＤ低濃度拡散層７を形成する（第１図（Ｃ））
。その後スペーサ８を形成した後、Ｎ゛不純物をイオン
注入することにより、ソース・ドレイン拡散層６を形成
Ｌ ＬＤＤ構造とする（第１図（ｄ））。従って以上
のように低濃度Ｐ型不純物層５を導入することにより、
ソース・ドレイン６．７とのＰ／Ｎ接合部の濃度勾配を
大幅に緩和させ、ホットキャリア寿命を数倍長くするこ
とが可能となる。な抵 本実施例ではｎチャンネルＭＯ
Ｓトランジスタについて示した力（ＰチャンネルＭＯＳ
）ランジスタにおいても同様の効果を得ることが可能と
なん 発明の効果 以上の説明から明らかなように 本発明ζ九 半導体基
板上にゲート絶縁膜を介してゲート電極を設けた後、半
導体基板と異なる導電型の不純物をゲート電極マスクに
よるセルファラインによってイオン注入し拡散を行うこ
とにより、そのイオン注入された部分の濃度が半導体基
板濃度より薄くなるようにした後、 ソース・ドレイン
を形成することにより、ソース・ドレインのまわりを基
板と同じ導電型の低濃度不純物層部により取り囲まれて
いる構造を有する半導体装置を形成することによって、
拡散層部におけるＰ／Ｎ接合部の濃度勾配を大幅に緩和
しショートチャンネル効果を劣化さすことなく、ホット
キャリアの発生を抑えることが可能であり、微細なＭＯ
Ｓにおいてもホットキャリアー寿命を大幅に向上さすこ
とが可能であ
第１図は本発明の一実施例によるＭＯＳ型半導体装置の
製造方法を示す工程断面図であも１・・・・ＳｉＯ２，
２・・・・Ｓｉ基楓 ３・・・・ゲート電極４・・・・
ゲート絶縁ＷＬ ５・・・・Ｐ型低濃度層臥 ６・・・
・ソース・ドレイン拡散層 ７・・・・ＬＤＤ Ｎ型
低濃度層敵 ８・・・・スペーサ。
製造方法を示す工程断面図であも１・・・・ＳｉＯ２，
２・・・・Ｓｉ基楓 ３・・・・ゲート電極４・・・・
ゲート絶縁ＷＬ ５・・・・Ｐ型低濃度層臥 ６・・・
・ソース・ドレイン拡散層 ７・・・・ＬＤＤ Ｎ型
低濃度層敵 ８・・・・スペーサ。
Claims (2)
- （１）半導体基板上にゲート絶縁膜を介してゲート電極
およびソース・ドレインを有するＭＯＳ型半導体装置に
おいて、前記ソース・ドレインのまわりを前記半導体基
板と同じ導電型の低濃度不純物層部により取り囲まれて
いる構造を有することを特徴とするＭＯＳ型半導体装置
。 - （２）半導体基板上にゲート絶縁膜を介してゲート電極
を設けた後、前記半導体基板と異なる導電型の不純物を
前記ゲート電極マスクによるセルフアラインによってイ
オン注入し、拡散を行なうことにより、そのイオン注入
された部分の濃度が前記半導体基板濃度より薄くなるよ
うにした後、ソース・ドレインを形成したことを特徴と
するＭＯＳ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182892A JPH0346370A (ja) | 1989-07-14 | 1989-07-14 | Ｍｏｓ型半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182892A JPH0346370A (ja) | 1989-07-14 | 1989-07-14 | Ｍｏｓ型半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0346370A true JPH0346370A (ja) | 1991-02-27 |
Family
ID=16126223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1182892A Pending JPH0346370A (ja) | 1989-07-14 | 1989-07-14 | Ｍｏｓ型半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0346370A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6163057A (en) * | 1994-08-17 | 2000-12-19 | Nec Corporation | Field effect transistor with improved source/drain diffusion regions having an extremely small capacitance |
-
1989
- 1989-07-14 JP JP1182892A patent/JPH0346370A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6163057A (en) * | 1994-08-17 | 2000-12-19 | Nec Corporation | Field effect transistor with improved source/drain diffusion regions having an extremely small capacitance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920009745B1 (ko) | 반도체장치의 제조방법 | |
| JPH0536917A (ja) | 相補型半導体装置の製造方法 | |
| JPH10178104A (ja) | Ｃｍｏｓｆｅｔ製造方法 | |
| JP2596117B2 (ja) | 半導体集積回路の製造方法 | |
| JPS61263274A (ja) | 半導体装置の製造方法 | |
| JPH0346238A (ja) | 半導体装置の製造方法 | |
| JPH04287332A (ja) | 半導体素子の製造方法 | |
| JPH0346370A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JP3154139B2 (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| JP2000068499A (ja) | 半導体装置とその製造方法 | |
| JPH0472770A (ja) | 半導体装置の製造方法 | |
| JPH10107266A (ja) | Ｍｏｓ型ｆｅｔの製造方法 | |
| JPS6039868A (ja) | 半導体装置の製造方法 | |
| JPS6410952B2 (ja) | ||
| JPH0410547A (ja) | 半導体装置の製造方法 | |
| JP2626485B2 (ja) | 半導体装置の製造方法 | |
| JPH05251697A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| JP2601209B2 (ja) | 半導体装置の製造方法 | |
| KR100474543B1 (ko) | 반도체소자의 제조방법 | |
| JP2988067B2 (ja) | 絶縁型電界効果トランジスタの製造方法 | |
| JPS6367778A (ja) | 半導体装置の製造方法 | |
| JPH04354328A (ja) | 半導体装置の製造方法 | |
| JPH04286358A (ja) | 半導体装置の製造方法 | |
| JPS6373669A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JPH04139834A (ja) | 半導体装置の製造方法 |