JPH0346438A - 警報信号保持回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は例えばデータ通信機器に使用される警報信号保
持回路に係わり、特にデータ通信機器等で発生する瞬時
警報信号を一定時間保持するための警報信号保持回路に
関する。

〔従来の技術〕

データ通信機器や伝送路は、その障害の状況によっては
瞬時にかつランダムに警報信号を出力する場合がある。

例えば、データ通信機器内部の回路素子がダウンする前
には、その素子が不安定な状態となり、時折短時間に異
常状態を示すような状況になることは良く知られている
。このように、例えば１秒以下といった短時間でランダ
ムに出力される瞬時警報信号は、ＣＰＵ　（中央処理装
置）の処理できる期間だけ保持しておく必要がある。

第２図は、このために従来用いられていた警報信号保持
回路を表わしたものである。この回路のシリアル・パラ
レル変換回路１１には、例えば各伝送路ごとのある時間
帯の信号が時分割で入力されるようになっている。この
シリアル・パラレル変換回路１１によって変換されたＮ
ビー／　）のパラレルデータは、それぞれ１ビツトずつ
分離されて対応する保持回路１２−１〜１２−Ｎに入力
されるようになっている。各保持回路１２−１〜１２−
Ｎには、基本クロック１３が入力されるようになってお
り、このタイミングでそれらの保持したデータがパラレ
ル・シリアル変換回路１３に入力さレル。パラレル・シ
リアル変換回路１３は、これをシリアルデータに変換し
て図示しないＣＰＵに供給する。

〔発明が解決しようとする課題〕

このような従来の警報信号保持回路では、入力される瞬
時警報信号の系統別に保持回路を用意している。このた
め、瞬時警報信号の種類が多くなると、これらを一定時
間保持するための保持回路の数が膨大となり、警報信号
保持回路全体の小型化を図ることが困難となり、また低
価格化に障害となるという問題があった。

そこで本発明の目的は、回路の構成を簡略化することが
できる警報信号保持回路を提供することにある。

〔課題を解決するための手段〕

本発明では、（ｉ＞警報として中央処理装置に取り込む
べき信号を一方の入力端子に供給し、出力端子から選択
した信号を出力する２入力選択回路と、（ｉｉ）この２
入力選択回路の出力を記憶し中央処理装置に対してこれ
を送出する記憶回路と、（ｉｉｉ　）この記憶回路の出
力を２入力選択回路の他方の入力端子に供給する信号帰
還手段と、（ｉｖ）前記した警報として中央処理装置に
取り込むべき信号中における警報以外を表わした信号の
連続する数を計数するカウンタ回路と、（Ｖ）このカウ
ンタ回路の計数結果が中央処理装置の取り込みに要する
時間に対応する所定数値以下のとき信号帰還手段で帰還
した記憶回路の出力を２入力選択回路の選択入力とさせ
、これ以外の場合には前記した一方の入力端子に供給さ
れた信号を選択入力とさせる２入力選択回路駆動手段と
を警報信号保持回路に具備させる。

そして、瞬時にしか入力されない信号については、記憶
回路から帰還される信号を再び２入力選択回路を経由し
て記憶回路に戻すことによってその時間的な引き延ばし
を行わせる。また、２入力選択回路等を時分割で動作さ
せることによって、回路数の増大を防止する。

〔実施例〕

以下、実施例につき本発明の詳細な説明する。

第１図は本発明の一実施例における警報信号保持回路の
構成を表わしたものである。この回路の警報信号入力線
２１には、例えば各伝送路の状況を１ビツトずつ順に表
わしたＮビットからなるシリアルな入力データ２２がこ
のＮビットの周期で連続的に入力されるようになってい
る。この入力データ２２は、２入力選択回路２３の一方
の入力端子とカウンタ回路２４に供給される。

カウンタ回路２４は、入力データ２２が“１”のとき、
そのカウント値をリセットされるようになっている。そ
して、その後、ビットが“０”になったとき“０”の連
続する数をカウントアツプする。このカウント情報２６
は、２入力選択回路２３の後段に設けられた記憶回路２
７に供給される。また、カウンタ回路２４の出力信号２
８は判定回路２９に供給されるようになっており、ここ
で２入力選択回路２３を制御するための制御信号３１が
作成されるようになっている。制御信号３１とは、判定
回路２９のしきい値よりも出力信号２８の方が小さい場
合には、記憶回路２７から読み出された信号３２を２入
力選択回路２３が選択するように制御する信号であり、
これ以外の場合には２入力選択回路２３は入力データ２
２を選択して記憶回路２７に出力することになる。カウ
ンタ回路２４は瞬時警報信号をコンピュータが取り込め
るように引き延ばす役割をもっており、このため、記憶
回路２７に格納されたカウント情報２６は、該当する伝
送路の続出タイミングでこの記憶回路２７から読み出さ
れ、カウント情報３３としてカウンタ回路２４に供給さ
れるようになっている。

以上のような警報信号保持回路の回路動作を次に説明す
る。

入力データ２２における特定の伝送路に対応する信号に
着目する。今、この信号が連続的に“１”として入力さ
れたものとする。この場合、カウンタ回路２４はリセッ
トされている。したがって、２入力選択回路２３はこの
連続的に“ｌ”となった警報信号を選択し、記憶回路２
７に出力する。記憶回路２７からは信号“１”が連続的
に出力され、図示しない後段のコンピュータがこれらの
出力されている“１”のタイミングからその伝送路にお
ける警報信号の出力を認識する。

これに対して、この特定の伝送路で信号“１”が突発的
に１回だけ発生したものとする。入力データ２２が“１
″となると、カウンタ回路２４がリセットされる。この
ときの信号“ｌ”は、瞬時警報信号として２入力選択回
路２３で選択され、記憶回路２７に記憶される。この記
憶された信号“１″は、この伝送路に対応する次の周期
において読み出されて、信号“１”として図示しないコ
ンピュータ側に送出される。

このとき、この信号“１″は信号３２として２入力選択
回路２３の他の入力となる。このタイミングでは、２入
力選択回路２３の他の入力端子に供給される入力データ
２２が“０”となっている。

したがって、このときカウンタ回路２４は数値「１」を
カウントする。このカウント情報２６は、記憶回路２７
に記憶される。

一方、判定回路２９は現在の数値「１」を示した出力信
号２８が判定回路２９のしきい値を越えたかどうかの判
別を行う。しきい値が例えば数値「５０」であったとす
ると、出力信号２８はしきい値を越えていない。この場
合には、制御信号３１によって２入力選択回路２３は記
憶回路２７から出力された信号３２を入力する。すなわ
ち、この場合、２入力選択回路２３から記憶回路２７に
供給される信号は依然として“１″となる。この結果、
記憶回路２７から前記したコンピュータには信号“１″
が入力されることになる。

以下同様にして、この特定の伝送路の信号が一度“１”
になった後″０”が連続していくと、このたびにカウン
タ回路２４はカウントアツプしていくが、記憶回路２７
からは信号“１”が連続的に出力されることになる。

このようにして、カウンタ回路２４の出力信号２８の数
値が「５０」となると、判定回路２９は２入力選択回路
２３における入力データ２２の方を選択するようになる
。この結果、この時点でもその伝送路に対応する入力デ
ータ２２が“０”のままであれば、２入力選択回路２３
から信号“０”が初めて出力されることになる。これに
より、次のタイミングで記憶回路２７からは信号“０”
が出力される。この信号“０”は前記したコンピュータ
に入力されることになるが、これ以前に本来１個の信号
“ｌ”が十分引き延ばされて入力されているので、コン
ピュータは瞬時警報信号の認識を終了させており、支障
はない。

以上、入力データの特定のタイミングの信号について着
目して説明したが、この例ではＮビットの信号が周期的
に入力されるので、全部でＮ通りの警報出力が監視され
ることになる。また、実施例では警報信号として信号“
１”が１回だけ出現した場合を説明したが、比較的短い
所定の回数だけ連続し、この後に信号“０”になった場
合も同様に扱うことができる。

〔発明の効果〕

このように本発明によれば、カウンタ回路を使用して信
号の保持時間を決定したので、この時間の調整が自由で
ある。また、カウンタ回路等を時分割で処理することに
したので、警報信号の入力数が膨大になっても、回路数
をほとんど増加させずに回路を構成することができると
いう効果がある。これは、近年におけるメモリ回路の内
容量増大およびメモリ用ＩＣの低価格化にも寄与すると
ころである。したがって、本発明によれば警報信号保持
回路の小型化と低価格化を十分図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例における警報信号保持回路の
構成を表わしたブロック図、第２図は従来の警報信号保
持回路の溝底を表わしたブロック図である。 ２２・・・・・・入力データ、２３・・・・・・２入力
選択回路、２４・・・・・・カウンタ回路、２７・・・
・・・記憶回路、２９・・・・・・判定回路。

Claims (1)

1. 【特許請求の範囲】 　警報として中央処理装置に取り込むべき信号を一方の
   入力端子に供給し、出力端子から選択した信号を出力す
   る２入力選択回路と、 この２入力選択回路の出力を記憶し前記中央処理装置に
   対してこれを送出する記憶回路と、この記憶回路の出力
   を前記２入力選択回路の他方の入力端子に供給する信号
   帰還手段と、 前記警報として中央処理装置に取り込むべき信号中にお
   ける警報以外を表わした信号の連続する数を計数するカ
   ウンタ回路と、 このカウンタ回路の計数結果が前記中央処理装置の取り
   込みに要する時間に対応する所定数値以下のとき前記信
   号帰還手段で帰還した記憶回路の出力を２入力選択回路
   の選択入力とさせ、これ以外の場合には前記一方の入力
   端子に供給された信号を選択入力とさせる２入力選択回
   路駆動手段とを具備することを特徴とする警報信号保持
   回路。