JPH034677A

JPH034677A - 画像読取装置

Info

Publication number: JPH034677A
Application number: JP1137424A
Authority: JP
Inventors: Yasuo Ito; 泰雄伊藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1989-06-01
Filing date: 1989-06-01
Publication date: 1991-01-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】Ｅａ業上の利用分野」本発明は、原稿画像を光電変換により読み取り、電気的
な画像信号を得る画像読取装置に関する。

［従来の技術］書籍や書類などの文書画像情報を電気信号の形態で、イ
メージ情報として読み取る画像読取装置（イメージスキ
ャナー）は、一般に第２図に示すように、主として筐体
１上の原稿台ガラス２上に載せられた原稿３を照明する
光源４と、原稿３からの反射光５を結像レンズ６を通し
て、ラインセンサー７へ導くための３枚の反射鏡８，９
；１０と、ラインセンサー７で光電変換された電気信号
を処理するとともに、全体の動作を制御する回路基板１
２と、外部へ画像信号を送信するインタフェース（１／
Ｆ）部１３とを有している。

原稿３を照明する光源４としては、光の強度が十分有り
、かつ低価格であると言うことにより蛍光灯が通常使用
されることが多い。しかし、蛍光灯には良い点も多いが
、欠点も多々ある。例えば、電極の劣化を防ぐ為に余熱
時間を必要とし、照明むらを無くする為に高周波点灯を
必要とする等もあるが、蛍光灯の最大の欠点と考えられ
るものは、第３図に示すように、周囲温度によって明る
さが何倍にも変動し、かつ点灯時間に従って明るさが変
化することである。通常、この欠点を回避す為に色々の
対策が施されていた。

この対策の従来の１つの方法として、蛍光灯に面ヒータ
を抱かせて、低温時とスタート時に蛍光灯の管壁をヒー
タにより暖めるということが行われていた。しかし、こ
の方法はヒータ用の電力がかなりな量となり、効果が出
るのにタイムラグがあって総合的に見るとまだ不十分な
方法と思われる。

また、従来の他の方法として、蛍光灯の光の出力（光量
）を検出しながら、その検出値に応じて管電流を制御す
ることが行われていた。しかし、この従来方法も検出用
の光センサを必要とし、かつ蛍光灯に注ぎ込む電力の割
りには明るさか増えず、その効果が十分でないのに電源
などの価格の上昇がかなりなものとなる。

その他の従来方法として、価格の増加の比較的少ない第
４図に示す様な回路構成による方法も取られていた。こ
の従来方法では、第５図に示すように、原稿台ガラス２
上の原稿読み取り領域２への、周囲に、主走査方向に沿
って伸びて原稿の読み取り直前に読み取る第１の基準白
色板１５と、副走査方向に沿って伸びて原稿を読み取り
ながら検知する第２の基準白色板１６とを配設していた
。両基準白色板１５．１６からの読み取り信号は第６図
に示すような波形となる。ここで、ＡＩで示す領域が基
準白色板１５を読み取ったときの信号を示し、Ａ２で示
す領域が副走査方向に沿って存在する基準白色板１６を
読み取ったときの基準信号を示す。

第６図において、いまＡ２の領域の基準信号レベルがＡ
１の領域の最大信号レベルの局であるとすると、第４図
においてアナログスイッチ１７で八２の領域部分の信号
をサンプリングして、そのサンブリングした信号を増幅
器１８で２倍に増幅器したＶｌの電位をサンプルアンド
ホールド回路（Ｓ／Ｈ）　１９によりサンプルアンドホ
ールド処理し、そのサンプル処理した信号をアログスイ
ッチ２３の一方ＡＳ２を介して、Ａ／Ｄ　（アナログ・
デジタル）コンバータ２０のリファレンス端子へ人力し
、次いで基準白色板１５を読み取った時の大力ビデオ信
号を＾／Ｄコンバータ２０によりデジタル信号へ量子化
し、これをメモリ２１へ基準信号として一旦記憶する。

その後、このメモリ２１から上記の基準信号を出力しな
がら、この基準信号をＤ／Ａ　（デジタル・アナログ）
コンバータ２２によりアナログ信号に戻して、アナログ
スイッチ２３の他方のＡＳ３を介してＡ／Ｄコンバータ
２０のリファレンス端子へ入力し、読み取り原稿から読
み取った人力ビデオ信号をＡ／Ｄコンバータ２０で正規
化する。これと同時に、副走査方向の変化する基準信号
をアナログスイッチ１７．増幅器１７．およびＳ／８１
９を通じて０／＾コンバータ２２のリファレンス端子へ
入力して、時間変化分を補償するようにしていた。

［発明が解決しようとする課題］しかしながら、上述のような従来技術では、光源として
蛍光灯を使用すると、第４図に示すビデオ信号人力部で
信号レベルが最大十倍強程度に変化することとなる。従
って、光源の強度が弱いときに、へ／Ｄコンバータ２０
のリファレンス電圧も低くなり、そのため十分なレベル
のリファレンス電位が与えられた時に比べて、人力ビデ
オ信号が精度良く量子化されなかった。更に、シェーデ
ィング補正も同時に同しリファレンス電位を利用して行
なうので、この分の両サイドのレベルの低下した分も量
子化の精度低下の原因となっていた。

そこで、本発明の目的は、光源の強度が変化してもデジ
タル値への量子化を精度良く、Ａ／Ｄコンバータで行な
い得るような画像読取装置を提供することにある。

［課題を解決するための手段コかかる目的を達成するため、本発明の第１の形態は、光
源により照射された原稿からの反射光を光学系を通じて
ラインセンサに結像し、電気的な画像信号を得る画像読
取装置において、原稿の読取範囲外の主走査方向に配置
された白色基準板と、原稿の読取範囲外の副走査方向に
配置された利得基準板と、原稿を読み取るのに先立ち、
利得基準板からの反射光を受光したときのラインセンサ
の出力である利得基準信号のレベルがあらかじめ定めた
所定値となるように利得制御回路の増幅率を決定する増
幅率決定手段と、増幅率決定手段で決定した増幅率と、
白色基準板からの反射光を受光したときのラインセンサ
の出力である白色基準信号を決定した増幅率で増幅して
得られる出力値とに基いて、利得制御回路を介して原稿
の読取時のラインセンサの出力信号を正規化する正規化
手段とを具備したことを特徴とする。

また、本発明の第２の形態は、増幅率決定手段は、増幅
率を記憶保持する記憶手段を有することを特徴とする。

また、本発明の第３の形態は、正規化手段は、原稿の読
取時において、原稿の読取範囲外では、利得制御回路の
利得を白色基準信号の読取時の利得に設定して利得基準
信号のレベルを検出し、原稿の読取範囲内では、検出し
た当該利得基準信号のレベル値を利得制御回路に帰還さ
せて増幅率に加減算を施すことにより、増幅率を逐次制
御することを特徴とする。

さらにまた、本発明の第４の形態は、利得制御回路は、
ディジタル制御増幅器を複数組直列に接続してなり、各
々の増幅器にゲイン補正、シェーディング補正を含む信
号補正を分担して行わしめるとともに、各ディジタル制
御増幅器に増幅率を分担させて構成したことを特徴とす
る。

［作　用］本発明では、アナログ信号をデジタル信号へ変換するＡ
／Ｄコンバータへの基準白色板からの最大白レベルが、
光源の明るさが変化しても、低下することなく必ずへ／
Ｄコンバータの最大人力レベルになるように、Ａ／Ｄコ
ンバータに人力する前に、上記基準白色板の信号レベル
の補正を行うようにしたので、アナログ信号をデジタル
信号に変換するＡ／Ｄコンバータには、光源の明るさが
変動しても最大信号レベルが常時フルレンジで人力可能
になり、デジタル値に量子化する際の歪や非直線性が回
避でき、精度良く量子化できる。

［実施例］以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明の一実施例の回路構成を示す。

第１図において、２４，２７．２９は各々ディジタル人
力データの値に応じて抵抗値が可変となる乗算型のＤ／
Ａ　（ディジタル・アナログ）コンバータ（以下、ＤＡ
Ｃと称する）であり、その詳細な回路構成を第７図に示
す。２５，２８．３０はＤＡＣ２４，２７，２９に与え
る上記のディジタル入力データを格納するラッチ回路、
２６．３１は電流−電圧変換を行う増幅器、３２はアナ
ログ信号をディジタル信号に変換する＾／Ｄ（アナログ
ディジタル）コンバータ（以下、八〇〇と称する）であ
る。また、３４はシェーディング補正データを記憶して
おくＲＡＭ（ランダムアクセスメモリ）　、　３３．３
５は信号の流れを制御するバススイッチ（ＳＷ）、３６
は本発明実施例の制御を司るＣＰＵ　（中央演算処理装
置）である、　ＣＰＩＩ３６としては、例えばＲＯＭ　
（リードオンリメモリ）等を内蔵した公知のワンチップ
マイクロコンピュータ等が使用できる。

制御手順（プログラム）や制御データ等は上記の内部Ｒ
ＯＭにあらかしめ格納されているものとする。

ＣＣＤ　（電荷結合素子）等のラインセンサ７（第２図
参照）から出力した画像信号は、直列に接続するＤＡＣ
２４、増幅器２８．ＤＡ（：２９．増幅器３１を通って
増幅され、かつシェーディング補正を受けてから、ＡＤ
Ｃ３２によりディジタル信号に変換され、外部へディジ
タル画像信号として出力される。後述のポイントＳ時の
八〇Ｇ３２の出力はラッチ回路２８を介してＤＡＣ２７
へ供給され、ＤＡＣ２７の抵抗値を調整する。このＤＡ
Ｃ２７の入力端子は増幅器２６の出力端子に接続し、Ｄ
Ａ（：２７の出力端子は増幅器２６の入力端子に接続し
、これにより帰還回路が形成される。

以上の構成において増幅器２６の出力電圧Ｖｌ、および
増幅器３１（７）出力電圧Ｖ２（７）値はＤＡＣ２４、
ＤＡＣ２９がそれぞれ８ビツトＤ／Ａコンバータとする
と、次式％式％（１）（２）ただし、ＮＡ、ＮＢ、ＮＣはラッチ回路２５，２８．３
０を介してＤＡＣ２４，２７，２９に人力されるディジ
タル人力データであり、１≦Ｎ＾、ＮＢ、ＮＣ≦２５５なる値をとるものとする。また、（Ｖｉｄｅｏ−＾）は
ＤＡＣ２４のＲＦ入力端子に入力する画像データ（Ｖｉ
ｄｅｏ−＾）の電圧値である。＊は乗算を表わす。

第８図は第５図の白色基準板１５および利得基準板１６
からの読取信号の波形例を示す。第８図においてＨ５Ｙ
ＮＣは１ラインの同期信号を示し、ＨＥは原稿画像の有
効区間を示す信号である。また第８図の（ａ）の波形に
おけるＳの位置は利得基準板１６からの利得基準信号を
サンプルするポイントを示す。また、第８図の（ａ）の
ｆ（ｕ）は白色基準信号の波形の一例を示す。

第１図および第８図を参照して本発明実施例を、以下類
を追って詳細に説明する。

まず最初にＣＰＩＪ３Ｂはシェーディング補正用データ
をＲＡＭ３４に記憶するに先立ち、増幅器２６のゲイン
（増幅率）Ｇｏを決定する。すなわち［：ＰＩＩ３６は
（２）式においてＮＧ−２５５，（１）式においてＮＢ
−１と設定し、第８図のポイントＳにおける八ＤＣ３２
のディジタル画像信号Ｖｉｄｅｏ−Ｄの値があらかじめ
設定した所定値となるように、（１）式のＮＡを１から
順次＋ｌずつ上げてゆく。

信号Ｖｉｄｅｏ−Ｄが上記の所定値に到達した時のゲイ
ン、すなわちその時のラッチ回路２５のラッチ数（ディ
ジタル入力データ）　ＮＡの値をゲインＧ゛として、Ｃ
ＰＵ３６はＲＡＭ３４に一旦記憶し、その時のポイント
ＳにおけるＡＤＣ３２の出力データであるディジタル値
ＮｉをＲＡＭ３４に記憶する。

しかる後、ＣＰＵ３６はラッチ回路２５にＧψＮｉ、ラ
ッチ回路２８にＮ＋を格納し、これにより増幅器２６の
ゲインＧ、を次式（３）にする。

ＧＩ＝ＣＧ’拳Ｎｉ）／Ｎｉ＝　　Ｇ’　　　　　　　
　　・・・（３）その後、ＣＰ０３Ｂは白色基準板１５
（第５図参照）を読み取り、シェーディング補正用デー
タとしてＲＡＭ３４に１ライン分記憶する。すなわち、
第８図の白色基準信号ｆ（Ｉｌ）をＡＤＣ：１２により
Ａ／Ｄ変換したディジタル値Ｆ（ｕ）　を１画素毎にＲ
ＡＭ３４　に記憶する。

次に実際に原稿３（第３図参照）を読み取る際にはＣＰ
ＩＩ３６は以下の手順で行う。

第８図において増幅器３１のゲインＧ２は、実際の原稿
幅の外側の区間Ｅ−３では、Ｇ２＝２５６／２５５となり、原稿幅の区間Ｓ−Ｅでは、６２±２５６／Ｆ　（Ｉｌ）（ただし、Ｆ（ｆＬ）はｆ（ｆＬ）をＤ／Ａ変換したデ
ィジタル値）となるように、また増幅器２６のゲインＧ、はＥ→Ｓの
区間では、Ｇ１＝　（Ｇ’＊Ｎｉ）／Ｎ１＝Ｇ’ となり、Ｓ−Ｅの区間ではポイントＳの位置でその時の
ＡＤＣ３２のディジタル出力値Ｎがラッチ回路２８に格
納されて、Ｇ、＝（Ｇ’本Ｎｉ）／Ｎとなるように、不図示のタイミング生成回路に、ＣＰ　
１３６から指令を与える。

ここで、第５図において第２の基準信号を取り込む利得
基準板１６としては、光源（蛍光灯）の温度依存による
人力信号Ｖｉｄｅｏ−への人力レベル変動範囲を８倍以
内と仮定すると、ＤＡ（：２４，２７．２９として８ビ
ツトＤ／Ａコンバータを使用する場合に第８図のポイン
トＳでＡＤＣ３２のディジタル出力値ＮがＮ≦３１とな
るような基準板を用いる。また、ＡＤＣ３２は出力コン
トロール端子付きのものを使用する。

以上の説明では説明を簡単にするためにゲイン補正ブロ
ック（第１図の（１）の部分）、シェーディング補正ブ
ロック（第１図の（ＩＩ）の部分）と各々機能を分けて
説明した。

しかしながら、シェーデイング歪の最大値と最小値との
差が％以下の場合には、ＤへＣ２７に入力するディジタ
ル値は７ビツトあれば充分であり、この７ビツトをＤＡ
Ｃ：２７の下位７ビツトに人力し、残りの上位１ビツト
でゲインの制御を行うようにすることも可能である。す
なわち、（１）のゲイン補正ブロック２４〜２８で８倍
の増幅率を設定し、（１１）のシェーディング補正ブロ
ック２９〜３１で上位１ビツトを用いて２倍の増幅率と
なるように設定すれば、合計で人力信号Ｖｉｄｅｏ−＾
の人力レベル変動を１６倍まで適用することができるこ
とになる。

第９図は本発明の他の実施例の回路構成を示す。第９図
において、３７は人力画像信号Ｖｉｄｅｏ−Ａを増幅す
るゲインコントロール端子付きのビデオ増幅器である。

３８はビデオ増幅器３７のゲインコントロール端子に接
続したＮチャネル接合型電界効果トランジスタ（Ｊ−Ｆ
ＥＴ）であり、Ｊ−ＦＥＴ：１８のゲート電圧に増幅器
２６から負電圧を印加すると、チャネル抵抗が変化して
ビデオ増幅器３７の利得が制御できるように構成されて
いる。また、ＤＡＣ２４のＲＦ端子に利得基準板１６か
らの利得基準信号を入力して、光源（蛍光灯等）の出力
光量の時間変化に対して、ビデオ増幅器３７の利得を追
従させるようにしており、ビデオ増幅器３７の出力信号
はシェーディング補正ブロックＩＩのＤＡＣ：２９のＲ
Ｆ端子に人力する。

なお、初期の利得はＣＰＯ３６がラッチ回路２５に設定
する値によって決定される。その他の構成は第１図の実
施例と同様なので、ここではその説明は省略する。

［発明の効果］以上説明したように、本発明によれば、Ａ／Ｄコンバー
タのフルレンジに近い状態でアナログ信号をディジタル
信号に変換することが可能となり、またＡ／Ｄコンバー
タのリファレンス電圧を制御することで変換精度を損な
うことがなくなり、へ／Ｄ変換の精度が向上する。

さらに、本発明によれば、光源の温度および時　　取信
号の一例を示す波形図、間による光量変化に対して適切
に対応することか　　　第９図は本発明の他の実施例の
回路構成を示すでき、出力画像信号の画質の向上が得ら
れる。　　　　ブロック図である。

【図面の簡単な説明】

第１図は本発明の一実施例の回路構成を示すブロック図
、第２図は本発明に適用可能な画像読取装置の内部構成例
を示す概略断面図、第３図は蛍光灯の明るさの変化の例を示す特性図、第４図は従来例の回路構成を示すブロック図、第５図は基準信号を読み取る基準板の配置例を示す平面
図、第６図は白色基準板からの読取信号の一例を示す波形図
、第７図は第１図のＤ／＾コンバータの回路構成を示す回
路図、第８図は白色基準板および利得基準板からの読３・・・
原稿、４・・・光源（蛍光灯）、６・・・結像レンズ、７・・・ラインセンサ、１５・・・白色基準板、１６・・・利得基準板、２４．２７．２９・・・Ｄ／Ａコンバータ、２６．３１
・・・増幅器、３２・・・Ａ／Ｄコンバータ、２５．２８．：１０・・・ラッチ回路、３４・・・ＲＡ
Ｍ　。３３．３５・・・バス５Ｗ１３６・・・ＣＰＩＩ　。３７・・・ビデオ増幅器、３８・−・Ｊ−ＦＥＴ　。１Ｂ奇聞（分）第３図６第５図第６図

Claims

【特許請求の範囲】１）光源により照射された原稿からの反射光を光学系を
通じてラインセンサに結像し、電気的な画像信号を得る
画像読取装置において、前記原稿の読取範囲外の主走査方向に配置された白色基
準板と、前記原稿の読取範囲外の副走査方向に配置された利得基
準板と、前記原稿を読み取るのに先立ち、前記利得基準板からの
反射光を受光したときの前記ラインセンサの出力である
利得基準信号のレベルがあらかじめ定めた所定値となる
ように利得制御回路の増幅率を決定する増幅率決定手段
と、該増幅率決定手段で決定した前記増幅率と、前記白色基
準板からの反射光を受光したときの前記ラインセンサの
出力である白色基準信号を前記決定した増幅率で増幅し
て得られる出力値とに基いて、前記利得制御回路を介し
て前記原稿の読取時の前記ラインセンサの出力信号を正
規化する正規化手段とを具備したことを特徴とする画像読取装置。２）前記増幅率決定手段は、前記増幅率を記憶保持する
記憶手段を有することを特徴とする請求項１に記載の画
像読取装置。３）前記正規化手段は、前記原稿の読取時において、前
記原稿の読取範囲外では、前記利得制御回路の利得を前
記白色基準信号の読取時の利得に設定して前記利得基準
信号のレベルを検出し、前記原稿の読取範囲内では、検
出した当該利得基準信号のレベル値を前記利得制御回路
に帰還させて前記増幅率に加減算を施すことにより、増
幅率を逐次制御することを特徴とする請求項１または２
に記載の画像読取装置。４）前記利得制御回路は、ディジタル制御増幅器を複数
組直列に接続してなり、各々の該増幅器にゲイン補正、
シェーディング補正を含む信号補正を分担して行わしめ
るとともに、各前記ディジタル制御増幅器に増幅率を分
担させて構成したことを特徴とする請求項１ないし３の
いずれかの項に記載の画像読取装置。