JPH0346844A - サンプリング時刻同期即時引込み方式 - Google Patents
サンプリング時刻同期即時引込み方式Info
- Publication number
- JPH0346844A JPH0346844A JP1182090A JP18209089A JPH0346844A JP H0346844 A JPH0346844 A JP H0346844A JP 1182090 A JP1182090 A JP 1182090A JP 18209089 A JP18209089 A JP 18209089A JP H0346844 A JPH0346844 A JP H0346844A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- time
- value
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 15
- 230000001360 synchronised effect Effects 0.000 title abstract description 6
- 230000005540 biological transmission Effects 0.000 claims abstract description 21
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、サンプリング時刻同期を採用している種々の
システムの装置立上げ時の同期引込み方式に関する。
システムの装置立上げ時の同期引込み方式に関する。
［従来の技術］
従来のサンプリング時刻同期方式においては、第３図に
示されるように、同期引込み時間を短縮するために、位
相制御の頻度を段階的に変えることによりサンプリング
時刻の同期を確立している。
示されるように、同期引込み時間を短縮するために、位
相制御の頻度を段階的に変えることによりサンプリング
時刻の同期を確立している。
第３図を参照すると、発振器１から発生されたクロック
信号は、自動位相制御回路２により、後〜述する誤差信
号に基づいて位相制御された後、分周回路３で分周され
る。この分周回路３の出力は、自装置の送信タイミング
（自局同期信号）Ａとして出力される。一方、上位局（
図示せず）から伝送路（図示せず）を介して自装置に送
らてきた同期信号は、上位局受信部４で受信される。上
位局受信部４は、受信上位局同期信号Ｂを出力すると共
に、上位局と自装置との間の伝送路の遅延時間を計測し
、遅延時間信号りを出力する。時間計測回路５は、受信
上位局同期信号Ｂと送信タイミングＡとの時間差を計測
し、時間差信号Ｃを出力する。第１の比較回路６は、時
間差信号Ｃと遅延時間信号りとを比較し、それらの差を
表す前記誤差信号を自動位相制御回路２に送出する。即
ち、自動位相制御回路２では、時間差信号Ｃと遅延時間
信号りとが等しくなる（Ｃ−Ｄ）ように、位相制御を行
う。
信号は、自動位相制御回路２により、後〜述する誤差信
号に基づいて位相制御された後、分周回路３で分周され
る。この分周回路３の出力は、自装置の送信タイミング
（自局同期信号）Ａとして出力される。一方、上位局（
図示せず）から伝送路（図示せず）を介して自装置に送
らてきた同期信号は、上位局受信部４で受信される。上
位局受信部４は、受信上位局同期信号Ｂを出力すると共
に、上位局と自装置との間の伝送路の遅延時間を計測し
、遅延時間信号りを出力する。時間計測回路５は、受信
上位局同期信号Ｂと送信タイミングＡとの時間差を計測
し、時間差信号Ｃを出力する。第１の比較回路６は、時
間差信号Ｃと遅延時間信号りとを比較し、それらの差を
表す前記誤差信号を自動位相制御回路２に送出する。即
ち、自動位相制御回路２では、時間差信号Ｃと遅延時間
信号りとが等しくなる（Ｃ−Ｄ）ように、位相制御を行
う。
Ｃ発明が解決しようとする課題］
上述した従来の同期引込み方式では、自装置立上げ時、
自局同期信号Ａは、自装置が追従すべき上位局同期信号
Ｂに対して、非同期となっている。
自局同期信号Ａは、自装置が追従すべき上位局同期信号
Ｂに対して、非同期となっている。
この為、同期引込み時間は、自局同期信号Ａと上位局同
期信号Ｂとの時間的距離、自装置における位相制御の＄
ｉ制御幅、及び制御頻度により決定され、即時に同期引
込みをを完了することが出来ず、引込むまでに長時間を
要するという欠点がある。
期信号Ｂとの時間的距離、自装置における位相制御の＄
ｉ制御幅、及び制御頻度により決定され、即時に同期引
込みをを完了することが出来ず、引込むまでに長時間を
要するという欠点がある。
［課題を解決するための手段］
本発明によるサンプリング時刻同期即時引込み方式は、
上位局からの同期信号を伝送路を介して受信して、該受
信された同期信号に応答して自装置のサンプリング時刻
同期を行うシステムに於いて、自装置の電源が投入され
たことを検出し、検出信号を出力する電源投入検出手段
と、該検出信号を受けた後、前記受信された同期信号に
て計数を開始し、計数値を出力する計数手段と、前記伝
送路の遅延時間の情報を設定し、遅延値を出力する遅延
値設定手段と、前記計数値と前記遅延値とを比較し、こ
れらの値が一致した時に一致信号を出力する比較手段と
を有し、前記一致信号の発生時を自装置のサンプリング
時刻とすることを特徴とする。
上位局からの同期信号を伝送路を介して受信して、該受
信された同期信号に応答して自装置のサンプリング時刻
同期を行うシステムに於いて、自装置の電源が投入され
たことを検出し、検出信号を出力する電源投入検出手段
と、該検出信号を受けた後、前記受信された同期信号に
て計数を開始し、計数値を出力する計数手段と、前記伝
送路の遅延時間の情報を設定し、遅延値を出力する遅延
値設定手段と、前記計数値と前記遅延値とを比較し、こ
れらの値が一致した時に一致信号を出力する比較手段と
を有し、前記一致信号の発生時を自装置のサンプリング
時刻とすることを特徴とする。
［実施例］
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例によるサンプリング時刻同期
即時引込み方式が適用される位相制御部の構成を示すブ
ロック図である。
即時引込み方式が適用される位相制御部の構成を示すブ
ロック図である。
図示の位相制御部は、電源投入検出回路７、計数回路８
、遅延量設定スイッチ９、第２の比較回路１０、及びパ
ルス発生回路１１が付加されている点を除いて、第３図
に示された従来の位相制御部と同様の構成を有する。
、遅延量設定スイッチ９、第２の比較回路１０、及びパ
ルス発生回路１１が付加されている点を除いて、第３図
に示された従来の位相制御部と同様の構成を有する。
通常の動作については、第３図を参照して説明した従来
の位相制御部の動作と同様なので、それの説明について
は省略する。
の位相制御部の動作と同様なので、それの説明について
は省略する。
以下、装置立上げ時の動作について説明する。
電源投入検出回路７は、自装置の電源が投入されたこと
を検出し、検出信号Ｅを出力する。計数回路８は、検出
信号Ｅを受けた後、受信上位局同期信号Ｂにて計数を開
始し、計数値を出力する。
を検出し、検出信号Ｅを出力する。計数回路８は、検出
信号Ｅを受けた後、受信上位局同期信号Ｂにて計数を開
始し、計数値を出力する。
遅延量設定スイッチ９は、伝送路の遅延時間の情報を設
定し、遅延値を出力する。第２の比較回路１０は、計数
回路８で計数された計数値と遅延量設定スイッチ９で設
定された遅延値とを比較し、これらの値が一致した時に
一致信号Ｆを出力する。
定し、遅延値を出力する。第２の比較回路１０は、計数
回路８で計数された計数値と遅延量設定スイッチ９で設
定された遅延値とを比較し、これらの値が一致した時に
一致信号Ｆを出力する。
パルス発生回路１１は、一致信号Ｆに応答１７て、リセ
ットパルスＧを作成し、このリセットパルスＧを分周回
路３に送出する。これにより、送信タイミングを固定す
る。
ットパルスＧを作成し、このリセットパルスＧを分周回
路３に送出する。これにより、送信タイミングを固定す
る。
そし、て、送信タイミング固定後は、前述した通常の位
相制御を行う。なお、遅延量設定スイッチ９は、上位局
と自装置との間の伝送遅延時間ｄに相当する値を設定す
る。
相制御を行う。なお、遅延量設定スイッチ９は、上位局
と自装置との間の伝送遅延時間ｄに相当する値を設定す
る。
第２図は、上位局と自装置の同期信号の伝送状態を示す
タイムチャートである。上位局の同期信号は、伝送遅延
時間ｄ分遅れて自装置に到達し、受信上位局同期信号Ｂ
として自装置で受信される。
タイムチャートである。上位局の同期信号は、伝送遅延
時間ｄ分遅れて自装置に到達し、受信上位局同期信号Ｂ
として自装置で受信される。
自装置では、受信上位局同期信号Ｂと伝送遅延時間ｄに
より、装置立上げ時、自局同期信号（送信タイミング）
ＡをＨ点に固定する。
より、装置立上げ時、自局同期信号（送信タイミング）
ＡをＨ点に固定する。
〔発明の効果］
以上説明したように、本発明は、予め伝送路の遅延時間
を相当する値を設定し、その値を基に、装置立上げ時は
、自局同期信号を上位局の同期信号に合わせることによ
り、自装置と上位局間の伝送遅延時間に相当する時間的
距離を無くすことができ、即時にサンプリング同期を確
立することができるという効果がある。
を相当する値を設定し、その値を基に、装置立上げ時は
、自局同期信号を上位局の同期信号に合わせることによ
り、自装置と上位局間の伝送遅延時間に相当する時間的
距離を無くすことができ、即時にサンプリング同期を確
立することができるという効果がある。
第１図は本発明の一実施例によるサンプリング時刻同期
即時引込み方式が適用される位相制御部の構成を示すブ
ロック図、第２図は本発明のサンプリング時刻同期即時
引込み方式を説明するためのタイムチャート、第３図は
従来の位相制御部の構成を示すブロック図である。 １・・・発振器、２・・・自動位相制御回路、３・・・
分周回路、４・・・上位局受信部、５・・・時間計数回
路、６・比較回路、７・・・電源投入検出回路、８・・
・計数回路、９・・・遅延量設定スイッチ、１０・・・
比較回路、１１・・・パルス発生回路。 第３図
即時引込み方式が適用される位相制御部の構成を示すブ
ロック図、第２図は本発明のサンプリング時刻同期即時
引込み方式を説明するためのタイムチャート、第３図は
従来の位相制御部の構成を示すブロック図である。 １・・・発振器、２・・・自動位相制御回路、３・・・
分周回路、４・・・上位局受信部、５・・・時間計数回
路、６・比較回路、７・・・電源投入検出回路、８・・
・計数回路、９・・・遅延量設定スイッチ、１０・・・
比較回路、１１・・・パルス発生回路。 第３図
Claims (1)
- 【特許請求の範囲】 １、上位局からの同期信号を伝送路を介して受信して、
該受信された同期信号に応答して自装置のサンプリング
時刻同期を行うシステムに於いて、該自装置の電源が投
入されたことを検出し、検出信号を出力する電源投入検
出手段と、 該検出信号を受けた後、前記受信された同期信号にて計
数を開始し、計数値を出力する計数手段と、 前記伝送路の遅延時間の情報を設定し、遅延値を出力す
る遅延値設定手段と、 前記計数値と前記遅延値とを比較し、これらの値が一致
した時に一致信号を出力する比較手段とを有し、 前記一致信号の発生時を自装置のサンプリング時刻とす
ることを特徴とするサンプリング時刻同期即時引込み方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182090A JPH0346844A (ja) | 1989-07-14 | 1989-07-14 | サンプリング時刻同期即時引込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182090A JPH0346844A (ja) | 1989-07-14 | 1989-07-14 | サンプリング時刻同期即時引込み方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0346844A true JPH0346844A (ja) | 1991-02-28 |
Family
ID=16112185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1182090A Pending JPH0346844A (ja) | 1989-07-14 | 1989-07-14 | サンプリング時刻同期即時引込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0346844A (ja) |
-
1989
- 1989-07-14 JP JP1182090A patent/JPH0346844A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297702B1 (en) | Phase lock loop system and method | |
| JPH0346844A (ja) | サンプリング時刻同期即時引込み方式 | |
| JPH09512415A (ja) | 同期信号からクロック信号を獲得する装置及びこの装置を設けたビデオレコーダ | |
| JPS62254619A (ja) | サンプリング時刻同期方式 | |
| JP2002055181A (ja) | 時計同期回路 | |
| JPH11355110A (ja) | クロック異常検出回路 | |
| JP3414841B2 (ja) | 半導体試験装置用デバイス同期装置及びその同期方法 | |
| KR960012470B1 (ko) | 프로그램 가능한 타임아웃 타이머 | |
| KR200262927Y1 (ko) | 클럭 페일 검출장치 | |
| JP2615984B2 (ja) | 信号処理回路 | |
| JPS62110320A (ja) | デジタルｐｌｌ回路 | |
| JPH02216929A (ja) | 同期引き込み方式 | |
| JPH0540916U (ja) | 処理装置 | |
| JPS61259357A (ja) | 共通バス制御方式 | |
| JP3021525B2 (ja) | 同期信号の即時同期方式 | |
| JP2000138588A (ja) | パルス幅信号変換回路 | |
| JPH06125254A (ja) | クロック断検出回路 | |
| JPH08316942A (ja) | 非同期データ伝送回路 | |
| JPH063902B2 (ja) | 外部タイミング引込み方式 | |
| JPH0512461A (ja) | クロツク供給回路 | |
| JPS61171246A (ja) | 同期外れ検出回路 | |
| JPH09181709A (ja) | Ｃｍｉ符号用クロック抽出回路 | |
| JPH0276416A (ja) | 位相同期回路 | |
| JPH05300008A (ja) | Ｐｌｌ回路 | |
| JPH0481038A (ja) | 通信システムの同期引き込み方式 |