JPH063902B2 - 外部タイミング引込み方式 - Google Patents

外部タイミング引込み方式

Info

Publication number
JPH063902B2
JPH063902B2 JP59161119A JP16111984A JPH063902B2 JP H063902 B2 JPH063902 B2 JP H063902B2 JP 59161119 A JP59161119 A JP 59161119A JP 16111984 A JP16111984 A JP 16111984A JP H063902 B2 JPH063902 B2 JP H063902B2
Authority
JP
Japan
Prior art keywords
timing pulse
external
internal timing
internal
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP59161119A
Other languages
English (en)
Other versions
JPS6139750A (ja
Inventor
裕一 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59161119A priority Critical patent/JPH063902B2/ja
Publication of JPS6139750A publication Critical patent/JPS6139750A/ja
Publication of JPH063902B2 publication Critical patent/JPH063902B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本考案は変復調装置の外部タイミング引込み方式に係
り、特に変復調装置に複数の種類のタイミングを有する
装置が接続される場合でも、変復調装置の内部タイミン
グを外部タイミング装置に急速に引込ませることができ
るようにしたものに関する。
変復調装置を動作させるためにデータと同期したタイミ
ング・パルスが必要である。通常タイミング・パルスの
立上りでデータが変換するように構成されており、その
ため前記の如きタイミング・パルスが必要である。変復
調装置では、基本クロックを分周することにより、例え
ば2400Hzとか、4800Hzというような内部タイミ
ング・パルスを発生している。
ところで変復調装置には端末装置とか、コンピュータの
ような外部データ処理装置が接続されており、この外部
データ処理装置(以下外部装置という)はこれまたその
装置自体のタイミング・パルスで動作している。したが
って変復調装置の始動時ではその内部タイミング・パル
スの位相を外部装置のタイミング・パルスの位相と一致
させる処理すなわち外部タイミング引込み処理が必要で
ある。
〔従来の技術〕
このような外部タイミング引込み処理を行うため、従来
では、第3図(a),(b)に示す如く、変換点検出回路10
により外部タイミング・パルスの立上り変化点を検出し
てこれにより内部タイミング発生回路11を制御してこ
の内部タイミング・パルスの立上りを外部タイミング・
パルスの立上りに一致させていた。
〔発明が解決しようとする問題点〕
前記第3図に示すような方式は外部装置が1種類であり
その外部タイミング・パルスと内部タイミング・パルス
が同一の場合、もしくは外部タイミング・パルスが内部
タイミング・パルスよりも周波数が大なる場合には非常
に短時間で引込み処理が行われるので非常に有効であ
る。
ところが最近では外部装置の動作速度すなわち外部タイ
ミング・パルスが1種類ではなく、複数種類のものが使
用されている。そのため、それに応じた変復調装置を使
用すればよいが、各種類毎に専用のものを製作すればコ
スト高になるため、複数の種類の外部タイミング・パル
スに対しても接続使用することのできる変復調装置の開
発が要求されている。したがってこのような要求に対応
するためには、内部タイミング・パルスよりも異なる外
部タイミング・パルスに対して急速に引込み処理ができ
るようにした変復調装置を必要とすることになる。
〔問題点を解決するための手段〕
本発明は、前記の如く、内部タイミング・パルスと異な
る複数の種類の外部タイミング・パルスと急速に引込み
処理を行うことができるようにした外部タイミング引込
み方式を提供するため、外部タイミング・パルスの立上
り点を示す立上り点検出信号により内部タイミング・パ
ルスを同期する内部タイミング発生回路を備えた変復調
装置において、外部タイミング・パルスの立上り点およ
び立下り点を検出する変換点検出回路と、該変換点検出
回路の検出出力の出力周期が内部タイミング・パルスの
周期よりも大きいか小さいかを判定する時間監視回路と
を設け、該時間監視回路の判定出力に応じて、外部タイ
ミング・パルスの周期が内部タイミング・パルスの周期
よりも小さい場合には、内部タイミング発生回路を外部
タイミング・パルスの立上り検出信号により同期せし
め、外部タイミング・パルスの周期が内部タイミング・
パルスの周期よりも大きい場合には外部タイミング・パ
ルスの立上り検出信号と立下り検出信号とにより内部タ
イミング・パルスを同期せしめることを特徴とする。
〔作用〕
本発明により、第2図(e)に示す如く、内部タイミング
・パルスよりも大きな周期を有する外部タイミング・パ
ルスに対しては、外部タイミング・パルスの立下り点で
内部タイミング・パルスの引込みを行うことができるの
で、次の外部タイミング・パルスの立上り点をまつまで
もなく急速に引込みを行うことができるので、内部タイ
ミング・パルスの1サイクル以内に引込みすることがで
きる。
〔実施例〕
本発明の一実施例を第1図および第2図にもとづき説明
する。
第1図は本発明の一実施例構成図であり、第2図はその
動作説明図である。
図中、1は変換点検出回路であって外部タイミング・パ
ルスの立上り点および立下り点をそれぞれ検出するも
の、2は第1カウンタであって前記変換点検出回路1か
ら出力される変換点検出信号をカウントしてこれを後述
する第1時間監視回路4に出力するもの、3は第2カウ
ンタであって前記変換点検出回路1から出力される変換
点検出信号をカウントしてこれを後述する第2時間監視
回路5に出力するもの、4は第1時間監視回路であって
第1カウンタ2より出力されるカウント・タイミング
が、第2図(f)で示す、内部タイミング・パルスの半周
期toよりも小さいかまたは等しいことつまりto以下であ
ることを検出するもの、5は第2時間監視回路であって
第2カウンタ2より出力されるカウント・タイミングが
前記内部タイミング・パルスの半周期toよりも大きいこ
とを検出するもの、6は内部タイミング発生回路であっ
て第1時間監視回路4から出力信号が印加されたとき前
記変換点検出回路1から伝達される立上り点検出信号に
周期して立上がる内部タイミング・パルスを発生させま
た第2時間監視回路5から出力信号が印加されたとき前
記変換点検出回路1から伝達される立上り点検出信号ま
たは立下り点検出信号のいずれか早いものに同期して立
上がる内部タイミング・パルスを発生させるものであ
る。
次に本発明の動作を説明する。
変復調装置の内部タイミング・パルスは、第2図(f)に
示す如く、周波数がNでその周期が2t0したがって半サ
イクルt0で発生されるものである。また、この変復調装
置に接続される外部装置は、第2図(a)〜(e)に示す如
く、周波数が内部タイミング・パルスの周波数と同一の
Nのもの(第2図(d))もあれば、その2倍〜4倍の2
N〜4N(第2図(c),(b),(a)のものもあり、また周波
数が半分の1/2Nのもの(第2図(e)の場合もある。
したがって、周波数がN〜4N(またはそれ以上のも
の)が接続される場合に、変換点検出回路1からはその
外部タイミング・パルスの変換点の毎に変換点検出信号
が第1カウンタ2および第2カウンタ3に出力され、ま
た外部タイミング・パルスの立上り時点では立上り点検
出信号が内部タイミング発生回路6に出力され外部タイ
ミング・パルスの立下り時点では立下り点検出信号が同
じく出力される。
外部タイミング・パルスとして第2図(a)に示す周波数
4Nのものが印加される場合を例として説明する。
第2図(a)に示す如く、周波数4Nの外部タイミング・
パルスが変換点検出回路1に入力されると、時刻T0,T1
…で変換点検出信号が第1カウンタ2および第2カウン
タ3に出力される。そしてこのT0−T1の時間t1が第2図
(f)で示す内部タイミング・パルスの半サイクル周期t0
より小さいかもしくは等しいか、あるいは長いかが第1
時間監視回路4および第2時間監視回路5によりチェッ
クされる。この場合t1<t0なので、第1時間監視回路4
から出力されるので、内部タイミング発生回路6は時刻
T2において変換点検出回路1より印加される立上り点検
出信号に同期してその内部タイミング・パルスを発生さ
せる。これにより内部タイミング・パルスを外部タイミ
ング・パルスの次の立上り点で同期させることができ
る。外部タイミング・パルスが第2図(b)〜(d)に示す周
波数の場合も同様にして同期させることができるので、
いずれも内部タイミング・パルスの1サイクル以内で引
込みを行うことができる。
ところで外部タイミング・パルスが、第2図(e)で示す
如く、内部タイミング・パルスより小さな周波数の場合
には、時刻T0で変換点検出信号が出力され、これが第1
カウンタ2および第2カウンタ3を経由して第1時間監
視回路4および第2時間監視回路5に伝達されたのち、
内部タイミング・パルスの半サイクル時間t0を経過して
も次の変換点検出信号が出力されないので、今度は第2
時間監視回路5がこのt0経過後に出力信号を内部タイミ
ング発生回路6に出力する。これにもとづき内部タイミ
ング発生回路6はその次に変換点検出回路1より伝達さ
れる立下り点検出信号(または立上り点検出信号)に同
期して立上る内部タイミング・パルスを発生するので、
第2図(e)の時刻Teでこの内部タイミング・パルスを立
上り発生させることになる。このようにして第2図(e)
の如き外部タイミング・パルスの外部回路でも、内部タ
イミング・パルスの1サイクル以内で引込みを行うこと
ができる。
次に、第4図により、前記第2図(e)に示す如く、外
部タイミング・パルスの周期が内部タイミング・パルス
の周期より大きい場合の、本発明における同期引込み動
作について更に説明する。第4図において(a)は内部
タイミング・パルスであり(b)は外部タイミング・パ
ルスであり、(c)は外部タイミング・パルスが(b)
と位相の異なる場合を示す。
第4図において(b)で示す外部タイミング・パルス
が、第1図に示す変換点検出回路1に入力されるとき、
第4図の時刻T0において変換点検出回路1は外部タイミ
ング・パルスの立下り点を検出し、第1カウンタ2及び
第2カウンタ3を動作させる。そして内部タイミング・
パルスの半サイクル時間t0を経過した時刻t2において、
第2時間監視回路5が内部タイミング発生回路6に出力
信号を送出する。これにもとづき、内部タイミング発生
回路6は、時刻T3において、外部タイミング・パルスの
次の変化点である立上り点において同期する内部タイミ
ング・パルスを出力する。
また外部タイミング・パルスが、第4図(c)の状態の
場合も、同様にして時刻T3において、同期する内部タイ
ミング・パルスを出力する。このようにして内部タイミ
ング・パルスの1サイクル以内で引込みを行うことがで
きる。
ところで同期引込みが、外部タイミング・パルスの立下
りのみで行われる場合には、第5図(b)に示す外部タ
イミング・パルスに対しては時刻T4で引込みが行われる
ことにより、内部タイミング・パルスの1サイクル以内
で引込みされず、引込みが大幅におくれるものとなる。
なお、第5図において(a)は内部タイミング・パルス
を示し、T0〜T2及びt0は第4図と同様のものである。
なお前記説明では第1カウンタおよび第2カウンタを使
用した例について説明したが、カウンタは1つにするこ
ともできるし、またカウンタを使用せず変換点検出信号
を直接各時間監視回路に入力することもできる。
そして時間監視回路も2つ使用せずに1つにまとめ、内
部タイミング・パルスの半サイクル時間を閾値として、
この閾値以内に変換点検出信号が入力された場合は例え
ば「1」、入力されなければ「0」というように閾値と
の比較を行うようにして、この比較結果に応じて内部タ
イミング発生回路を立上り検出信号で引込み制御する
か、それとも立上り検出信号と立下り検出信号のいずれ
か早い方で引込み制御することもできる。
〔発明の効果〕
本発明によれば、時間監視回路の判定出力に応じて、外
部タイミング・パルスの周期が内部タイミング・パルス
の周期よりも小さい場合には、内部タイミング発生回路
を外部タイミング・パルスの立上り検出信号により同期
せしめ、外部タイミング・パルスの周期が内部タイミン
グ・パルスの周期よりも大きい場合には外部タイミング
・パルスの立上り検出信号と立下り検出信号とにより内
部タイミング・パルスを同期せしめるようにしたので、
外部回路のタイミング・クロックが変復調装置の内部タ
イミング・クロックと一致しない複数のものが使用され
る場合でも、内部タイミング・クロックの1サイクル以
内で引込みを行うことができるので、多種の外部回路に
共通して使用することができる変復調装置を提供でき
る。
【図面の簡単な説明】 第1図は本発明の一実施例構成図、第2図はその動作説
明図、第3図は従来の引込み方式説明図、第4図は本発
明の動作説明図、第5図は問題点説明図である。 図中、1は変換点検出回路、2は第1カウンタ、3は第
2カウンタ、4は第1時間監視回路、5は第2時間監視
回路、6は内部タイミング発生回路を示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】外部タイミング・パルスの立上り点を示す
    立上り点検出信号により内部タイミング・パルスを同期
    する内部タイミング発生回路を備えた変復調装置におい
    て、外部タイミング・パルスの立上り点および立下り点
    を検出する変換点検出回路と、該変換点検出回路の検出
    出力の出力周期が内部タイミング・パルスの周期よりも
    大きいか小さいかを判定する時間監視回路とを設け、該
    時間監視回路の判定出力に応じて、外部タイミング・パ
    ルスの周期が内部タイミング・パルスの周期よりも小さ
    い場合には、内部タイミング発生回路を外部タイミング
    ・パルスの立上り検出信号により同期せしめ、外部タイ
    ミング・パルスの周期が内部タイミング・パルスの周期
    よりも大きい場合には外部タイミング・パルスの立上り
    検出信号と立下り検出信号とにより内部タイミング・パ
    ルスを同期せしめることを特徴とする外部タイミング引
    込み方式。
JP59161119A 1984-07-31 1984-07-31 外部タイミング引込み方式 Expired - Fee Related JPH063902B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59161119A JPH063902B2 (ja) 1984-07-31 1984-07-31 外部タイミング引込み方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59161119A JPH063902B2 (ja) 1984-07-31 1984-07-31 外部タイミング引込み方式

Publications (2)

Publication Number Publication Date
JPS6139750A JPS6139750A (ja) 1986-02-25
JPH063902B2 true JPH063902B2 (ja) 1994-01-12

Family

ID=15728959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59161119A Expired - Fee Related JPH063902B2 (ja) 1984-07-31 1984-07-31 外部タイミング引込み方式

Country Status (1)

Country Link
JP (1) JPH063902B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5950638A (ja) * 1982-09-16 1984-03-23 Toshiba Corp 自己同期用クロツク信号生成回路

Also Published As

Publication number Publication date
JPS6139750A (ja) 1986-02-25

Similar Documents

Publication Publication Date Title
JP2846428B2 (ja) 論理比較回路
JPS62290228A (ja) 電気装置
JPH01205237A (ja) 同期機能不全検出
JPH09512415A (ja) 同期信号からクロック信号を獲得する装置及びこの装置を設けたビデオレコーダ
JPH11305812A (ja) 分散型cpuシステムの同期方法
JP3410267B2 (ja) 記録システム
JPS62254619A (ja) サンプリング時刻同期方式
US4521897A (en) Apparatus for synchronizing the operation of master and slave counters
JP3147129B2 (ja) タイミング発生装置
JP2002055181A (ja) 時計同期回路
JPS6139750A (ja) 外部タイミング引込み方式
RU2013801C1 (ru) Устройство для синхронизации работы быстродействующих микропроцессоров с внешними устройствами
JPH0346844A (ja) サンプリング時刻同期即時引込み方式
JPH0393333A (ja) ディジタルインタフェース回路
JPH088892A (ja) 位相制御回路
SU1126965A1 (ru) Устройство дл фиксации неустойчивых сбоев
SU1335996A1 (ru) След щий умножитель частоты
JPH0783435B2 (ja) クロツク発生回路
JP3021525B2 (ja) 同期信号の即時同期方式
JPH088559B2 (ja) ビツト位相同期回路
JPH05236295A (ja) Muse信号のフレーム同期処理回路
JPH0537361A (ja) 同期式カウンタ
JP2000138986A (ja) クロック同期装置
JPH04109734A (ja) 非同期信号サンプリングクロック生成方式
JPH04255171A (ja) 基準信号作成回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees