JPH0346911B2 - - Google Patents
Info
- Publication number
- JPH0346911B2 JPH0346911B2 JP59099832A JP9983284A JPH0346911B2 JP H0346911 B2 JPH0346911 B2 JP H0346911B2 JP 59099832 A JP59099832 A JP 59099832A JP 9983284 A JP9983284 A JP 9983284A JP H0346911 B2 JPH0346911 B2 JP H0346911B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- semiconductor integrated
- floppy disk
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
- G11B33/121—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a single recording/reproducing device
- G11B33/122—Arrangements for providing electrical connections, e.g. connectors, cables, switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、フロツピーデイスクドライブ
（FDD）用書き込み／読み取り回路及びFDDのそ
の他のシステムの制御回路を１つの半導体集積回
路内に組み込んでなるFDD用半導体集積回路装
置に関するものである。
（FDD）用書き込み／読み取り回路及びFDDのそ
の他のシステムの制御回路を１つの半導体集積回
路内に組み込んでなるFDD用半導体集積回路装
置に関するものである。
〔従来技術〕
従来のこの種の回路はFDD用に必要な機能を
LSTTL、TTL等の半導体集積回路やデイスクリ
ート素子によつて構成していた。
LSTTL、TTL等の半導体集積回路やデイスクリ
ート素子によつて構成していた。
しかるに、このような従来の回路では、
LSTTL、TTL、デイスクリート素子を数多く使
用して製品化するために、外付部品が増えてコ
ストアツプにつながる、工数が増加する、小
形軽量化ができない、省力化できない、機器
のバラツキが多い、などの欠点があつた。
LSTTL、TTL、デイスクリート素子を数多く使
用して製品化するために、外付部品が増えてコ
ストアツプにつながる、工数が増加する、小
形軽量化ができない、省力化できない、機器
のバラツキが多い、などの欠点があつた。
本発明は上記従来技術の欠点を除去するために
なされたもので、FDD機器の主機能である記録
回路と読み取り回路を内蔵し上記機器に必要なそ
の他のシステムを制御する論理制御回路を１つの
半導体集積回路内に組み込んで形成し、かつその
際読取回路と制御回路とを同一半導体集積回路基
板上に対向する２辺の各側に離して配置するとと
もに、残りの２辺の中央付近にはグランド端子を
配設することにより、小形軽量化及び工数の減少
が図れ、コストを低減することができるととも
に、機器のバラツキを少なくすることができ、し
かも制御回路で発生するノイズが読取回路に及ぼ
す悪影響を回避できるFDD用半導体集積回路装
置を提供することを目的としている。
なされたもので、FDD機器の主機能である記録
回路と読み取り回路を内蔵し上記機器に必要なそ
の他のシステムを制御する論理制御回路を１つの
半導体集積回路内に組み込んで形成し、かつその
際読取回路と制御回路とを同一半導体集積回路基
板上に対向する２辺の各側に離して配置するとと
もに、残りの２辺の中央付近にはグランド端子を
配設することにより、小形軽量化及び工数の減少
が図れ、コストを低減することができるととも
に、機器のバラツキを少なくすることができ、し
かも制御回路で発生するノイズが読取回路に及ぼ
す悪影響を回避できるFDD用半導体集積回路装
置を提供することを目的としている。
以下、本発明の一実施例を図について説明す
る。図面は、本発明の一実施例を示したもので、
図において、１００はデイスクに記録された内容
を読み取るための読み取り回路部（READ
CIRCUIT）であり、この読み取り回路部１００
は、パルスジエネレータ１０１，１０４、Ｄフリ
ツプフロツプ１０２、ワンシヨツトマルチバイプ
レータ１０３、比較器１０５、微分回路１０６、
リードアンプ１０７、及びマトリツクス回路１０
８により構成されている。又この読み取り回路１
００は、外部端子として、ワンシヨツト用外付部
品接続端子（ONE SHOT COMPONENTS）
２，３，４，５、微分回路用外付部品接続端子
（DIFFERENTIATOR COMPONENTS）６，
７、微分回路入力端子（ACTIVE
DIFFERENTIA−TOR INPUT）８，９、リー
ドアンプ出力端子（AMPLIFIER OUTPUT）
１０，１１、リードアンプゲイン調整端子
（OFFSET DECOUPLING）１２，１３、ヘツ
ド１用端子（HEDA1）１４，１５を有してい
る。なお、端子１はノンコネクシヨン端子
（NC）である。
る。図面は、本発明の一実施例を示したもので、
図において、１００はデイスクに記録された内容
を読み取るための読み取り回路部（READ
CIRCUIT）であり、この読み取り回路部１００
は、パルスジエネレータ１０１，１０４、Ｄフリ
ツプフロツプ１０２、ワンシヨツトマルチバイプ
レータ１０３、比較器１０５、微分回路１０６、
リードアンプ１０７、及びマトリツクス回路１０
８により構成されている。又この読み取り回路１
００は、外部端子として、ワンシヨツト用外付部
品接続端子（ONE SHOT COMPONENTS）
２，３，４，５、微分回路用外付部品接続端子
（DIFFERENTIATOR COMPONENTS）６，
７、微分回路入力端子（ACTIVE
DIFFERENTIA−TOR INPUT）８，９、リー
ドアンプ出力端子（AMPLIFIER OUTPUT）
１０，１１、リードアンプゲイン調整端子
（OFFSET DECOUPLING）１２，１３、ヘツ
ド１用端子（HEDA1）１４，１５を有してい
る。なお、端子１はノンコネクシヨン端子
（NC）である。
また２００はデイスクにデータを記録する前に
デイスク面の前の情報を消去するとともに、該デ
イスクに入力に応じた信号を記録するための書き
込み・消去回路部（記録回路）であり、この書き
込み・消去回路部２００は、書き込みアンプ２０
１、フリツプフロツプFF−１、書き込み電流設
定回路２０２、コモンドライバ２０３、5V検出
回路２０４、消去回路２０５、ワンシヨツトマル
チバイブレータＯ／Ｓ−１、Ｏ／Ｓ−２、ゲート
Ｇ３０，Ｇ３１，Ｇ３３、及びマトリツクス回路
１０８により構成されている。そしてこの書き込
み・消去回路２００は、外部端子として、ヘツド
０用端子（HEADO）１６，１７、コモンドライ
バ端子（センタタツプの出力電源端子）（CT0、
CT1）１８，２０、12V用電源電圧端子（VBB）
１９、アース端子（GND）２１〜２５、消去回
路出力端子（ERASE）２６、書き込み電流設定
端子（CURRENT ADJ）２７、及びワンシヨツ
ト用外付部品接続端子（ONE SHOT−１、−２）
２８，２９を有している。
デイスク面の前の情報を消去するとともに、該デ
イスクに入力に応じた信号を記録するための書き
込み・消去回路部（記録回路）であり、この書き
込み・消去回路部２００は、書き込みアンプ２０
１、フリツプフロツプFF−１、書き込み電流設
定回路２０２、コモンドライバ２０３、5V検出
回路２０４、消去回路２０５、ワンシヨツトマル
チバイブレータＯ／Ｓ−１、Ｏ／Ｓ−２、ゲート
Ｇ３０，Ｇ３１，Ｇ３３、及びマトリツクス回路
１０８により構成されている。そしてこの書き込
み・消去回路２００は、外部端子として、ヘツド
０用端子（HEADO）１６，１７、コモンドライ
バ端子（センタタツプの出力電源端子）（CT0、
CT1）１８，２０、12V用電源電圧端子（VBB）
１９、アース端子（GND）２１〜２５、消去回
路出力端子（ERASE）２６、書き込み電流設定
端子（CURRENT ADJ）２７、及びワンシヨツ
ト用外付部品接続端子（ONE SHOT−１、−２）
２８，２９を有している。
３００はFDD機器に必要なシステムを制御す
るための制御回路部であり、この制御回路部３０
０は、ワンシヨツトマルチバイブレータＯ／Ｓ−
３〜Ｏ／Ｓ−５、フリツプフロツプFF−２、−
３、及び各ゲートから構成されている。また、こ
の制御回路部３００において、３１，３２，３４
はそれぞれワンシヨツトマルチバイブレータＯ／
Ｓ−３、−４、−５の時定数設定用の外付部品接続
端子（ONE SHOT−３、−４、−５）、３３は5V
−Vcc端子、３５は電源投入時のリセツト用端子
（−）、３６は電圧制御出力端子
（ ）、３７〜４０はス
テ
ツパードライブ用出力端子（STEPPER
DRIVER）、４１はヘツドがトラツク０の位置に
あるかどうかをチエツクするためのトラツク０セ
ンサ端子（TRACK 0SENSOR）、４２はデイス
クへの記録の可否を検出するためのFPTセンサ
端子（FPT SENSOR）、４３はデイスクの回転
状態をチエツクするためのインデツクスセンサ端
子（INDEX SENSOR）、４４はインユーズ出力
端子（ ）、４５はノンコネクシヨン
端子、４６はデイスクが正常回転であるかどうか
の出力状態信号を出力するインデツクス端子
（）、４７はフロツピーデイスクドライブ
ユニツトを選択するためのドライブセレクト端子
（ ）、４８はヘツドの内、外
の
移動方向を設定するためのデイレクシヨン端子
（）、４９はヘツドをトラツク移動
させるためのステツプ端子（）、５０はデ
ータを書き込むためのライトデータ端子（
DATA）、５１〜５５はアース端子（GND）、５
６は読み取りか書き込みかを選択するためのライ
トゲート端子（ ）、５７はトラツク０
になつたとき信号を出力するためのトラツク０端
子（0）、５８は記録動作の可否信号を出
力するためのライトプロテクト端子（
PROTECT）、５９はデイスクの記録内容の読み
取り出力を出力するためのリードデータ端子
（ ）、６０はデイスクの０，１の選択
を行なうためのサイド１端子（1）である。
るための制御回路部であり、この制御回路部３０
０は、ワンシヨツトマルチバイブレータＯ／Ｓ−
３〜Ｏ／Ｓ−５、フリツプフロツプFF−２、−
３、及び各ゲートから構成されている。また、こ
の制御回路部３００において、３１，３２，３４
はそれぞれワンシヨツトマルチバイブレータＯ／
Ｓ−３、−４、−５の時定数設定用の外付部品接続
端子（ONE SHOT−３、−４、−５）、３３は5V
−Vcc端子、３５は電源投入時のリセツト用端子
（−）、３６は電圧制御出力端子
（ ）、３７〜４０はス
テ
ツパードライブ用出力端子（STEPPER
DRIVER）、４１はヘツドがトラツク０の位置に
あるかどうかをチエツクするためのトラツク０セ
ンサ端子（TRACK 0SENSOR）、４２はデイス
クへの記録の可否を検出するためのFPTセンサ
端子（FPT SENSOR）、４３はデイスクの回転
状態をチエツクするためのインデツクスセンサ端
子（INDEX SENSOR）、４４はインユーズ出力
端子（ ）、４５はノンコネクシヨン
端子、４６はデイスクが正常回転であるかどうか
の出力状態信号を出力するインデツクス端子
（）、４７はフロツピーデイスクドライブ
ユニツトを選択するためのドライブセレクト端子
（ ）、４８はヘツドの内、外
の
移動方向を設定するためのデイレクシヨン端子
（）、４９はヘツドをトラツク移動
させるためのステツプ端子（）、５０はデ
ータを書き込むためのライトデータ端子（
DATA）、５１〜５５はアース端子（GND）、５
６は読み取りか書き込みかを選択するためのライ
トゲート端子（ ）、５７はトラツク０
になつたとき信号を出力するためのトラツク０端
子（0）、５８は記録動作の可否信号を出
力するためのライトプロテクト端子（
PROTECT）、５９はデイスクの記録内容の読み
取り出力を出力するためのリードデータ端子
（ ）、６０はデイスクの０，１の選択
を行なうためのサイド１端子（1）である。
そしてこの制御回路部３００は、上記ドライブ
セレクト、デイレクシヨン、ステツプ、ライトデ
ータ、ライトゲート、サイド１、インデツクスセ
ンサ、FPTセンサ、及びトラツク０センサの各
端子を有する制御入力回路部と、インデツクス、
ライトプロテクト、トラツク０、及びリードデー
タの各端子を有する出力回路部とに分けられる。
なお、図中、＊印はその出力端子がオープンコレ
クタであることを示している。
セレクト、デイレクシヨン、ステツプ、ライトデ
ータ、ライトゲート、サイド１、インデツクスセ
ンサ、FPTセンサ、及びトラツク０センサの各
端子を有する制御入力回路部と、インデツクス、
ライトプロテクト、トラツク０、及びリードデー
タの各端子を有する出力回路部とに分けられる。
なお、図中、＊印はその出力端子がオープンコレ
クタであることを示している。
このように本実施例によれば、読み取り、書き
込み回路を含むFDD機器に必要なシステムを制
御する論理回路を１つの半導体集積回路内に組み
込んで形成したので、外付部品、製品基板面積が
減少し、工数の減少、及びコスト低減が図れる。
また同時に小形軽量、省力化が図れ、製品の大幅
な原価低減を実現することができる。さらに機器
製品のバラツキを抑制でき、信頼性を向上するこ
とができる。
込み回路を含むFDD機器に必要なシステムを制
御する論理回路を１つの半導体集積回路内に組み
込んで形成したので、外付部品、製品基板面積が
減少し、工数の減少、及びコスト低減が図れる。
また同時に小形軽量、省力化が図れ、製品の大幅
な原価低減を実現することができる。さらに機器
製品のバラツキを抑制でき、信頼性を向上するこ
とができる。
また、読取回路と制御回路とを同一半導体集積
回路基板の対向する２辺の各側に離して配置し、
残りの２辺の中央付近にはグランド端子を配設す
るようにしたので、制御回路で発生するノイズが
読取回路の微弱信号に悪影響を与えるという問題
を解決できる効果がある。
回路基板の対向する２辺の各側に離して配置し、
残りの２辺の中央付近にはグランド端子を配設す
るようにしたので、制御回路で発生するノイズが
読取回路の微弱信号に悪影響を与えるという問題
を解決できる効果がある。
以上のように、この発明によれば、FDD機器
の主機能である記録回路及び読み取り回路と、上
記機器に必要なシステムを制御するための制御回
路とを１つの半導体集積回路内に組み込んで形成
し、かつその際読取回路と制御回路とを同一半導
体集積回路基板上の対向する２辺の各側に離して
配置し、残りの２辺の中央付近にはグランド端子
を配設するようにしたので、小形軽量化、工数の
減少が図れ、コストを低減することができるとと
もに、機器のバラツキを少なくすることができ、
しかも制御回路で発生するノイズが読取回路の微
弱信号に悪影響を与えるという問題を解決できる
等の効果がある。
の主機能である記録回路及び読み取り回路と、上
記機器に必要なシステムを制御するための制御回
路とを１つの半導体集積回路内に組み込んで形成
し、かつその際読取回路と制御回路とを同一半導
体集積回路基板上の対向する２辺の各側に離して
配置し、残りの２辺の中央付近にはグランド端子
を配設するようにしたので、小形軽量化、工数の
減少が図れ、コストを低減することができるとと
もに、機器のバラツキを少なくすることができ、
しかも制御回路で発生するノイズが読取回路の微
弱信号に悪影響を与えるという問題を解決できる
等の効果がある。
図面は本発明の一実施例によるFDD用半導体
集積回路装置の構成図である。 １００……読み取り回路部、２００……書き込
み・消去回路部（記録回路）、３００……制御回
路部。
集積回路装置の構成図である。 １００……読み取り回路部、２００……書き込
み・消去回路部（記録回路）、３００……制御回
路部。
Claims (1)
- 【特許請求の範囲】 １ フロツピーデイスクに入力に応じた信号を記
録させる記録回路と、 フロツピーデイスクに記録された内容を読み取
るための読取回路と、 フロツピーデイスクドライブ機器に必要なシス
テムを制御するための制御回路とを備え、 上記読取回路と制御回路とを同一半導体集積回
路基板の対向する２辺の各側に離して形成すると
ともに、 残りの２辺の中央付近にはグランド端子を配設
してなることを特徴とするフロツピーデイスクド
ライブ用半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9983284A JPS60242551A (ja) | 1984-05-16 | 1984-05-16 | フロツピ−デイスクドライブ用半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9983284A JPS60242551A (ja) | 1984-05-16 | 1984-05-16 | フロツピ−デイスクドライブ用半導体集積回路装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23080188A Division JPH01118284A (ja) | 1988-09-14 | 1988-09-14 | フロッピーディスクドライブ用半導体集積回路装置 |
| JP23080288A Division JPH01118285A (ja) | 1988-09-14 | 1988-09-14 | フロッピーディスクドライブ用半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60242551A JPS60242551A (ja) | 1985-12-02 |
| JPH0346911B2 true JPH0346911B2 (ja) | 1991-07-17 |
Family
ID=14257785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9983284A Granted JPS60242551A (ja) | 1984-05-16 | 1984-05-16 | フロツピ−デイスクドライブ用半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60242551A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5794687U (ja) * | 1980-12-01 | 1982-06-10 |
-
1984
- 1984-05-16 JP JP9983284A patent/JPS60242551A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60242551A (ja) | 1985-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5241430A (en) | Method and apparatus for alternatively reading or writing data to a servo surface of a hard disk drive | |
| JPH0346911B2 (ja) | ||
| JPH01229454A (ja) | 磁気ディスク装置 | |
| JPH0381228B2 (ja) | ||
| JPH0381229B2 (ja) | ||
| JPS6013115Y2 (ja) | 磁気バブルを使用したカセツト型記憶装置 | |
| JPS6179869U (ja) | ||
| JP2649250B2 (ja) | データ記録・再生装置 | |
| JP4285798B2 (ja) | 半導体装置 | |
| JPS60191481A (ja) | デイスク装置 | |
| JPH07169003A (ja) | 磁気抵抗効果型ヘッド用信号再生回路 | |
| JPH0129636Y2 (ja) | ||
| JPH033302B2 (ja) | ||
| JPS58108061A (ja) | 磁気デイスク制御方式 | |
| JPH0544883Y2 (ja) | ||
| JPH0810880Y2 (ja) | フォーマット装置 | |
| JPS6456068U (ja) | ||
| JPH03156793A (ja) | 半導体記憶装置 | |
| JPH0268362U (ja) | ||
| JPS5839792U (ja) | 磁気記録再生装置 | |
| JPS5855563B2 (ja) | 電圧降下検出回路 | |
| JPH0330154A (ja) | 位置決め制御回路 | |
| JPH0574878B2 (ja) | ||
| JPS60159557U (ja) | デイスクレコ−ド再生装置 | |
| JPS59168861U (ja) | 磁気デイスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |