JPS5855563B2 - 電圧降下検出回路 - Google Patents

Description

【発明の詳細な説明】 本発明は電圧降下検出回路、例えば磁気記録再生装置に
おける複数電源の電圧降下検出回路に関する。

磁気記録再生装置は複数の電源（＋１５Ｖｔ＋１２Ｖ等
）を使用するのが一般的であり、この複数の電圧をデー
タの書込み回路やサーボ回路に使用している。

サーボ回路は、例えば磁気ディスク装置では磁気ヘッド
を動かしたり、磁気ディスクに押しつけたりする回路で
あり、磁気テープ装置ではテープを動かす回路に相当す
る。

この様な装置において、電源の投入や遮断時に各電圧が
ばらばらに立上り、又は立下るとその為にデータが誤ま
って書込まれたり、サーボ回路が誤動作して磁気ヘッド
が動いたり、磁気テープが動いたりすることがある。

これを防ぐ為に従来においては電源の投入・遮断時に各
電圧が順番に立上ったり立下ったりする様にリレー等で
順序回路を組む事等行われていたが、これは電源に余分
な回路を要求することになり、信頼性が下りコスト高に
なるという欠点があった。

本発明は上記欠点に鑑みてなされたものであり、電圧降
下を検出して定められた範囲内であればこの情報をもと
に電源を切断し、定められた範囲外であるときには前記
情報によらず常に電源を切断する様な構成とすることに
より、複数の電源を順不同に投入、遮断しても誤動作せ
ず、且つ電源に順序回路が不要であってそれにより信頼
性が増しコストを低減した電圧降下検出回路を提供する
ことを目的とする。

以下、図面を使用して本発明に関し詳細に説明する。

第１図は本発明による電圧降下検出回路の実施例を示す
ブロック図であり、図において１は正電圧の入力電源の
電圧をチェックするチェック回路ｐｃｃ 、２は負電圧
の入力電源の電圧をチェックするチェック回路ＮＣＣ，
３は前記両チェック回路ＰＣＣＩ、ＮＣＣ２の出力を整
形した後、ＡＮＤ条件をとるゲート回路Ｇ、４は書き込
み電流駆動回路の電源をオン、オフするスイッチ回路Ｓ
ＷＣである。

第２図は第１図のブロックの詳細を示した回路実施例で
あり、破線で囲まれた番号がそのまま第１図の番号と対
応する。

図においてＱ、〜Ｑ４そしてＱ１□はＰＮＰ トランジ
スタ、Ｑ５〜ＱｌｌはＮＰＮトランジスタ、Ｄ１〜Ｄ２
はツェナーダイオード、Ｄ３〜Ｄ８はダイオード、Ｒ１
−Ｒ２６は抵抗である。

第３図は本発明の電圧降下検出回路を適用した磁気ディ
スク装置のブロック図である。

第３図において、１１は磁気ディスク、１２は磁気ディ
スク１１を回転させるモータ、１３は磁気ヘッド、１４
は磁気ヘッド１３が取付けられたキャリッジ、１５はキ
ャリッジ１４を移動させるアクチュエータ、１６は磁気
ヘッド１３が磁気ディスク１から読出した信号を処理す
る読出し信号処理回路、１１は磁気ヘッド１３へ書き込
み電流を与える書き込み電流駆動回路、１８はアクチュ
エータ駆動回路、１９は磁気ディスク装置全体を制御す
る制御ロジック回路、２０はサーボ回路である。

制御ロジック回路１９はホストシステムからの指令によ
り、磁気ディスク装置全体を制御しており、この制御ロ
ジック回路１９は＋５■電源のみ供給をされている。

読出し信号処理回路１６は磁気ヘッド１３からの読出し
信号を増幅・信号処理し、ディジタル信号として制御ロ
ジック１９に伝える役目を果しており、−）−１２Ｖ
、 −１２Ｖ電源が供給されている。

書き込み電流駆動回路１７は、制御ロジック１９からの
指令に従って磁気ヘッド１３に書き込み電流を流す回路
で、＋２４■電源のみ供給されている。

サーボ回路２０は制御ロジック回路１９の制御の下で磁
気ヘッド１３を目的のトラックに動かしたり、そのトラ
ック上に正確に位置し続けているように制御するアナロ
グ回路で＋１２Ｖ、−１２Ｖ電源が供給されている。

アクチュエータ駆動回路１８はサーボ回路２０からの信
号を増幅してアクチュエータ１５に電源を流し、磁気ヘ
ッド１３を動かすための回路で＋２４Ｖ電源のみ供給さ
れている。

従って、第３図の実施例では異常があった場合に＋２４
Ｖ電源のみを遮断すれば、誤ってデータを書込んだり、
誤って磁気ヘッドを動かすことはない。

磁気ディスク装置では誤ってデータを書込むことによっ
てデータを壊すことと、誤って磁気ヘッドを暴走させス
トッパに衝突した時の衝撃で磁気ヘッドが磁気ディスク
を傷けることが重大障害であり、それ以外の異常は電源
電圧の降下時には起きてもかまわない。

以下、第２図の動作につき詳細に説明する。

まず、ブロック１につき説明すると、正の電源が正常な
場合、Ｑｌ、Ｑ２．Ｑ３のベースはいずれも＋５■にな
る様に抵抗で分圧されている。

Ｑａのベース電圧＋■ｏを＋４，５■に設定すると、Ｑ
、。

Ｑ２ 、Ｑａはカットオフし、Ｑａがオンしてコレクタ
電流が流れる。

もし正の電源のいずれかが１０係以上電圧降下するとそ
の電源に対するＱｌ、Ｑ２ｔＱ３のいずれかがオンして
Ｑａはカットオフしコレクタ電流も流れなくなる。

次にブロック２につき説明すると、負の電源が正常な場
合Ｑ６． Ｑａのベースはいずれも一５■になっている
。

Ｑ７のベース電圧−■ｏを−４，５■に設定するとＱ５
．Ｑａはカットオフし、Ｑ７がオンしてコレクタ電流が
流れる。

もし負の電源のいずれかが１ｏ％以上電圧降下するとそ
の電源に対応するトランジスタＱ５ 、Ｑｅのいずれか
がオンしてトランジスタＱ７はカットオフし、コレクタ
電流も流れなくなる。

次にブロック３につき説明すると、トランジスタＱ４の
コレクタ電流が流れるときはトランジスタＱ８がオンし
、従ってトランジスタＱ、がカットオフする。

トランジスタＱ４のコレクタ電流が流れないときはトラ
ンジスタＱ３がカットオフし、トランジスタＱ９がオン
する。

又トランジスタＱ７のコレクタ電流が流れるときはトラ
ンジスタＱＩＯがカットオフし、流れないときはトラン
ジスタＱ、。

がオンする。トランジスタＱ９又はトランジスタＱ、。

のいずれかがオンすると抵抗Ｒ２３を流れる電流はダイ
オードＤ４又はＤ５に流れ、ダイオードＤ６側には流れ
ない。

トランジスタＱ９．Ｑｌｏが共にカットオフすると抵抗
Ｒ２３を流れる電流はダイオードＤ６側に流れる。

次に４のブロックにつき説明すると、抵抗Ｒ２３を流れ
る電流がダイオードＤ４乃至Ｄ５に流れるときはトラン
ジスタＱ０．はカットオフし従ってトランジスタＱ１２
もカットオフする。

抵抗鳥、を流れる電流がダイオ−下Ｄ４． Ｄ、に流れ
ないときはトランジスタＱｌｌがオンし、従ってトラン
ジスタＱ１２もオンする。

以上の動作を総括的に説明すると、正の電源も負の電源
も正常なときはトランジスタＱ９ 、Ｑａが共にカット
オフとなりＡＮＤがとれて、トランジスタＱ１２がオン
し、書き込み電流駆動回路に＋２４■が供給される。

又、正又は負の電源のいずれかが１０φ以上電圧降下す
ると、トランジスタＱ９又はＱＩＯがオンしてＡＮＤが
とれなくなりトランジスタＱ１２がオフし、書き込み電
流駆動回路から＋２４■が切離される。

ここで１のブロックは各電源がいかに電圧降下しても回
路は正常に働く。

＋１２Ｖ、＋５ＶｌｌランジスタＱ２．Ｑ３のベース電
圧を決めるだけなので当然であるし、＋２４Ｖについて
も次の理由により電圧がいかに降下しても良い。

即ち、ツェナーダイオードＤ、が無いとすると＋ｖｏは
＋５ｖより十分高い電圧に設定されているが、ツェナー
ダイオードＤ１のために＋４．５Ｖとなっている。

従って＋２４Ｖが電圧降下して来てツェナーダイオード
がそのツェナー特性を保てなくなり、＋Ｖｏが４．５ｖ
以下となったとしてもトランジスタＱ１のコレクタより
も電圧が高く、トランジスタＱ４は常にカットオフのま
まである。

更に＋２４Ｖ電源がＯ■になれば当然トランジスタＱ４
にはコレクタ電流は流れない。

２のブロックも１のブロックと同様の理由により各電源
がいかに電圧降下しても回路は正常に働く。

ところが３のブロックは＋５■電源が電圧降下して来て
、トランジスタＱ８．Ｑ９．Ｑ１ｏのベース、エミッタ
間飽和電圧近くまで下ると回路が正常に働かなくなる。

実験によると１Ｖ〜１．５■で回路が誤動作を始める。

４のブロックも＋５■電源が電圧降下してくると誤動作
をするが、このブロックでの誤動作はトランジスタＱＨ
ｔ Ｑ１２がカットオフする方向である。

実験によると＋５ｖ電源が２．４ｖ〜３．２■に降下す
ると入力の如何にかかわらずトランジスタＱ１１ ｔ
Ｑ４２はカットオフする。

以上を総合すると、＋２４Ｖ、＋１２Ｖ、−１２Ｖ。

５■電源が１０饅以上電圧降下すると１又は２のブロッ
クで検出され、３のブロックを通って４のブロックがト
ランジスタＱ１２がカットオフして書き込み電流駆動回
路から＋２４Ｖを切離す。

＋５Ｖ電源が＋４．５Ｖ以下に電圧降下すると１のブロ
ックで検出され、３のブロックを通って４のブロックで
トランジスタＱ１２がカットオフする。

＋５Ｖ電源が＋２．４ｖ〜３．２Ｖ以下に電圧降下する
と、もはや１，２，３のブロックがどうあれ、４のブロ
ックでトランジスタＱ１２がカットオフする。

＋１５■電源が＋ＩＶ〜＋１．５ｖ以下に電圧降下する
と３のブロックは誤動作するが４のブロックではトラン
ジスタＱ、２はカットオフしたままである。

以上説明の如く、本発明によると、正負の電圧降下を検
出し、定められた範囲内であればこの情報をもとに電源
を切断し、定められた範囲外であるときには前記情報に
よらず常に電源を切断する様な構成とすることにより、
複数の電源を順不同に投入、遮断しても誤動作せず、且
つ電源に順序回路が不要であってそれにより信頼性が増
しコストを低減した電圧降下検出回路が提供できるもの
である。

【図面の簡単な説明】

第１図は本発明におけるブロックダイヤグラム、第２図
は第１図におけるブロックダイヤグラムを詳細に示した
電圧降下検出回路の実施例である。 第３図は本発明の電圧降下検出回路を適用する磁気ディ
スク装置を示すブロック図である。 １・・・・・・正電圧チェック回路ＰＣＣ，２・・・・
・・負電圧チェック回路ＮＣＣ，３・・・・・・アンド
ゲートＧ１４・・・・・・スイッチ回路ＳＷＣ０

Claims (1)

【特許請求の範囲】
1. １ 磁気ディスク装置において、書き込み電流駆動回路
   に与える第１の正の電源電圧を含む複数の正の電源電圧
   の電圧降下をチェックする正電源電圧チェック回路と、
   複数の負の電源電圧の電圧降下をチェックする負電源電
   圧チェック回路と、前記正電源電圧チェック回路と前記
   負電源電圧チェック回路のいづれかが所定範囲の電圧降
   下を検出した場合及び供給される電源電圧が所定範囲の
   電圧降下をした場合に前記第１の正の電源電圧を前記書
   き込み電流駆動回路に供給するのを遮断するスイッチ回
   路とを具備したことを特徴とする電圧降下検出回路。