JPH0346935B2 - - Google Patents
Info
- Publication number
- JPH0346935B2 JPH0346935B2 JP57138970A JP13897082A JPH0346935B2 JP H0346935 B2 JPH0346935 B2 JP H0346935B2 JP 57138970 A JP57138970 A JP 57138970A JP 13897082 A JP13897082 A JP 13897082A JP H0346935 B2 JPH0346935 B2 JP H0346935B2
- Authority
- JP
- Japan
- Prior art keywords
- relay
- circuit
- auxiliary
- main
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Relay Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、リレー回路の駆動電源とリレー回路
を制御するリレー制御回路の電源の投入、切断、
しや断時に誤動作するのを防止する回路を構成し
たリレー誤動作防止回路に関するものである。
を制御するリレー制御回路の電源の投入、切断、
しや断時に誤動作するのを防止する回路を構成し
たリレー誤動作防止回路に関するものである。
第１図は複数個の電源とリレー回路を備えた装
置の概要を示す図、第２図および第３図はリレー
回路の従来例を示す図である。図において、１は
リレー回路、２はリレー制御回路、３と４は電
源、５，７と８はリレー、６，９と１０はアン
ド・ゲートを示す。
置の概要を示す図、第２図および第３図はリレー
回路の従来例を示す図である。図において、１は
リレー回路、２はリレー制御回路、３と４は電
源、５，７と８はリレー、６，９と１０はアン
ド・ゲートを示す。
第１図において、リレー回路１は、リレー制御
回路２の出力によつて制御され、電源３がその駆
動電源として用いられる。リレー制御回路２の電
源は、リレー回路１のそれとは通常異なる電源４
が用いられる。このようなリレー回路１におい
て、電源正常信号と積をとつた制御信号によつて
リレーを制御する場合、従来は、第２図に示すよ
うにアンド・ゲート６の夫々の入力端子に、リレ
ー５の動作を制御する制御信号SIGと電源正常信
号とが供給され、電源が正常であることを条件に
して制御信号SIGによつてリレー５の動作が制御
される。ここで電源正常信号は、電源V1および
電源V2を含む装置全体の電源が正常であるか否
かを示す信号である。しかしながら、この従来例
では、電源の切断例えばヒユーズの溶断や、電源
電圧の低下等のアラーム条件が発生したとき、そ
のアラーム発生電源の変化後遅れて電源正常信号
が変化するため、この間、リレーの誤動作を生じ
る欠点がある。特に、電源V2が電圧低下或は切
断すると、アンド・ゲート６の出力端子は接地電
位になつてリレー５が動作してしまうという問題
がある。第３図はリレー８を動作させるときに、
前もつてリレー７を動作させるように構成したも
のである。しかしながら、このリレー回路も第２
図の回路と同様に電源V2の電圧低下或は切断等
のアラーム発生時に、リレー７が誤動作し、次い
でリレー８も誤動作するという欠点がある。ま
た、装置全体の電源の投入、しや断時において
も、装置全体の電源から電源V1，電源V2が取り
出されるときの相互の関係によつて、電源V2よ
りも電源V1が先に立上つた場合や、電源V1より
も電源V2が先に立下つた場合にも先に述べたと
同様にリレー５、或はりリレー８の誤動作が生じ
る。このような問題は、電子回路よりなるロジツ
ク回路をリレー制御回路とし、ロジツク回路の出
力によつてリレー回路を制御するように構成され
る場合に、ロジツク回路の電源とリレー回路の電
源とが別電源とされることによつて生じる。特に
ラツチ・タイプのリレーを使用している場合、誤
動作を生じると、この状態が保持される。したが
つて、例えばオンライン・システム等において、
入出力装置の切替回路にこのようなリレー回路を
使用した場合には、誤動作が生じると、入出力装
置が接続システムの制御を誤るため、重大な障害
を招来する恐れがある。
回路２の出力によつて制御され、電源３がその駆
動電源として用いられる。リレー制御回路２の電
源は、リレー回路１のそれとは通常異なる電源４
が用いられる。このようなリレー回路１におい
て、電源正常信号と積をとつた制御信号によつて
リレーを制御する場合、従来は、第２図に示すよ
うにアンド・ゲート６の夫々の入力端子に、リレ
ー５の動作を制御する制御信号SIGと電源正常信
号とが供給され、電源が正常であることを条件に
して制御信号SIGによつてリレー５の動作が制御
される。ここで電源正常信号は、電源V1および
電源V2を含む装置全体の電源が正常であるか否
かを示す信号である。しかしながら、この従来例
では、電源の切断例えばヒユーズの溶断や、電源
電圧の低下等のアラーム条件が発生したとき、そ
のアラーム発生電源の変化後遅れて電源正常信号
が変化するため、この間、リレーの誤動作を生じ
る欠点がある。特に、電源V2が電圧低下或は切
断すると、アンド・ゲート６の出力端子は接地電
位になつてリレー５が動作してしまうという問題
がある。第３図はリレー８を動作させるときに、
前もつてリレー７を動作させるように構成したも
のである。しかしながら、このリレー回路も第２
図の回路と同様に電源V2の電圧低下或は切断等
のアラーム発生時に、リレー７が誤動作し、次い
でリレー８も誤動作するという欠点がある。ま
た、装置全体の電源の投入、しや断時において
も、装置全体の電源から電源V1，電源V2が取り
出されるときの相互の関係によつて、電源V2よ
りも電源V1が先に立上つた場合や、電源V1より
も電源V2が先に立下つた場合にも先に述べたと
同様にリレー５、或はりリレー８の誤動作が生じ
る。このような問題は、電子回路よりなるロジツ
ク回路をリレー制御回路とし、ロジツク回路の出
力によつてリレー回路を制御するように構成され
る場合に、ロジツク回路の電源とリレー回路の電
源とが別電源とされることによつて生じる。特に
ラツチ・タイプのリレーを使用している場合、誤
動作を生じると、この状態が保持される。したが
つて、例えばオンライン・システム等において、
入出力装置の切替回路にこのようなリレー回路を
使用した場合には、誤動作が生じると、入出力装
置が接続システムの制御を誤るため、重大な障害
を招来する恐れがある。
本発明は、上記の問題を解決するものであつ
て、電源の投入、切断、しや断時においても、リ
レーが誤動作しないようにしたリレー誤動作防止
回路を提供することを目的とするもである。
て、電源の投入、切断、しや断時においても、リ
レーが誤動作しないようにしたリレー誤動作防止
回路を提供することを目的とするもである。
そのために本発明のリレー誤動作防止回路は、
リレー回路、論理ゲートを有し制御信号を受けて
該論理ゲートの出力により上記リレー回路の動作
を制御するリレー制御回路、上記リレー回路を駆
動する駆動電源、および上記リレー制御回路を動
作させる制御電源を備え、上記リレー回路の主リ
レーの誤動作を防止するリレー誤動作防止回路で
あつて、上記リレー回路に、主リレーと２つの補
助リレーとを設け、該２つの補助リレーのうちの
一方の補助リレーの常開接点と他方の補助リレー
の常閉接点とを上記主リレーの付勢回路に直列接
続すると共に、上記リレー制御回路は、上記主リ
レーを付勢する際、上記一方の補助リレーを付勢
し上記他方の補助リレーを消勢し、しかる後に上
記主リレーを付勢する制御を行うように構成され
たことを特徴とするものである。
リレー回路、論理ゲートを有し制御信号を受けて
該論理ゲートの出力により上記リレー回路の動作
を制御するリレー制御回路、上記リレー回路を駆
動する駆動電源、および上記リレー制御回路を動
作させる制御電源を備え、上記リレー回路の主リ
レーの誤動作を防止するリレー誤動作防止回路で
あつて、上記リレー回路に、主リレーと２つの補
助リレーとを設け、該２つの補助リレーのうちの
一方の補助リレーの常開接点と他方の補助リレー
の常閉接点とを上記主リレーの付勢回路に直列接
続すると共に、上記リレー制御回路は、上記主リ
レーを付勢する際、上記一方の補助リレーを付勢
し上記他方の補助リレーを消勢し、しかる後に上
記主リレーを付勢する制御を行うように構成され
たことを特徴とするものである。
以下、本発明の実施例を図面を参照しつつ説明
する。
する。
第４図は本発明の１実施例を示す図、第５図は
本発明のリレー誤動作防止回路を使用するシステ
ムの例を示す図である。図において、１１はリレ
ー制御回路、１２と１３は補助リレー、１４は主
リレー、１５ないし１７はホスト・システム、１
８と１９は入出力装置、２０は監視装置、２１は
パネル、２２はCPU、２３と２４は切替回路を
示す。
本発明のリレー誤動作防止回路を使用するシステ
ムの例を示す図である。図において、１１はリレ
ー制御回路、１２と１３は補助リレー、１４は主
リレー、１５ないし１７はホスト・システム、１
８と１９は入出力装置、２０は監視装置、２１は
パネル、２２はCPU、２３と２４は切替回路を
示す。
第４図において、リレー制御回路１１では、主
リレー１４を所望の状態に制御するために、制御
信号SIG1とSIG2とSIG3とが与えられると各リレ
ーを制御する。補助リレー１２は制御信号SIG1
により制御され、補助リレー１３は制御信号
SIG2により制御され、主リレー１４は制御信号
SIG3により制御される。主リレー１４には、補
助リレー１２の常開接点１２ａと補助リレー１３
の常閉接点１３ｂが直列に接続されているため、
これらの接点がいずれも閉成されているときのみ
主リレー１４が制御信号SIG3により付勢制御さ
れることになる。したがつて、主リレー１４をオ
ンさせる場合には、制御信号SIG1によつて補助
リレー１２を付勢させ、制御信号SIG2によつて
補助リレー１３を消勢させたのち、制御信号
SIG3によつて主リレー１４を付勢させるように
制御を行う。このように、補助リレー１２の常開
接点１２ａと補助リレー１３の常閉接点１３ｂと
をリレー１４に直列接続することによつて、電源
V1が正常であるが、電源V2が切断して、その結
果、リレー制御回路１１のリレー１２ないし１４
への出力端子が接地電位になつても、補助リレー
１２と１３が共に付勢されてオンすることによつ
て、主リレー１４の付勢回路は、補助リレー１３
の常閉接点１３ｂが開成するためにしや断され、
主リレー１４の誤動作を防止することができる。
また、電源の投入時に電源V2より早く電源V1が
立ち上つた場合、或は電源のしや断時に電源V1
より早く電源V2が立ち下つた場合においても、
リレー制御回路１１のリレー１２ないし１４への
出力端子が接地電位になつたとき、先に述べたと
同様に補助リレー１２と共に補助リレー１３も付
勢されるので、補助リレー１３の常閉接点１３ｂ
が開成されて主リレー１４の付勢回路がしや断さ
れるため、主リレー１４が誤動作するのを防止す
ることができる。
リレー１４を所望の状態に制御するために、制御
信号SIG1とSIG2とSIG3とが与えられると各リレ
ーを制御する。補助リレー１２は制御信号SIG1
により制御され、補助リレー１３は制御信号
SIG2により制御され、主リレー１４は制御信号
SIG3により制御される。主リレー１４には、補
助リレー１２の常開接点１２ａと補助リレー１３
の常閉接点１３ｂが直列に接続されているため、
これらの接点がいずれも閉成されているときのみ
主リレー１４が制御信号SIG3により付勢制御さ
れることになる。したがつて、主リレー１４をオ
ンさせる場合には、制御信号SIG1によつて補助
リレー１２を付勢させ、制御信号SIG2によつて
補助リレー１３を消勢させたのち、制御信号
SIG3によつて主リレー１４を付勢させるように
制御を行う。このように、補助リレー１２の常開
接点１２ａと補助リレー１３の常閉接点１３ｂと
をリレー１４に直列接続することによつて、電源
V1が正常であるが、電源V2が切断して、その結
果、リレー制御回路１１のリレー１２ないし１４
への出力端子が接地電位になつても、補助リレー
１２と１３が共に付勢されてオンすることによつ
て、主リレー１４の付勢回路は、補助リレー１３
の常閉接点１３ｂが開成するためにしや断され、
主リレー１４の誤動作を防止することができる。
また、電源の投入時に電源V2より早く電源V1が
立ち上つた場合、或は電源のしや断時に電源V1
より早く電源V2が立ち下つた場合においても、
リレー制御回路１１のリレー１２ないし１４への
出力端子が接地電位になつたとき、先に述べたと
同様に補助リレー１２と共に補助リレー１３も付
勢されるので、補助リレー１３の常閉接点１３ｂ
が開成されて主リレー１４の付勢回路がしや断さ
れるため、主リレー１４が誤動作するのを防止す
ることができる。
第５図は本発明のリレー誤動作防止回路が使用
されるシステムの例を示したものである。第５図
において、入出力装置１８，１９は、切替回路２
３，２４を有し、入出力装置１８，１９と接続さ
れるホスト・システム１５ないし１７の切替を行
う。どのホスト・システム１５ないし１７と切替
えるかは、全体のシステムの制御を行うCPU２
２やパネル２１などからの指令に基づいて監視装
置２０から切替回路２３，２４に指示される。第
４図のリレー回路は監視装置２０の出力部P1，
P2に設けられる。例えば入出力装置１８に対し
ては、監視装置２０の出力部P1に第４図のリレ
ー回路が２組設けられ、一方の主リレーの接点が
閉成し、他方の主リレーの接点が開成した出力が
入出力装置１８に送られた場合には、入出力装置
１８をホスト・システム１５に切替える指示とさ
れ、各主リレーの接点が開、閉上記と逆の出力が
入出力装置１８に送られた場合には、入出力装置
１８をホスト・システム１６に切替える指示とさ
れ、各主リレーの接点が開成した出力が入出力装
置１８に送られた場合には、入出力装置１８をい
ずれのホスト・システム１５と１６からも切離す
指示とされ、また各主リレーの接点が閉成した出
力が入出力装置１８に送られた場合には、入出力
装置１８をホスト・システム１５および１６に接
続する指示とされる。このように、監視装置２０
には、入出力装置１８，１９に対応して第４図の
リレー回路を複数組有する出力部P1，P2を備え、
主リレーの接点出力により入出力装置１８，１９
に切替指示を送つている。先に述べた入出力装置
１８の例では、接続されるホスト・システムが２
つの場合であつたが、２つよりも多いホスト・シ
ステムが１つの入力装置に接続される場合には、
その数に応じて第４図のリレー回路も増える。主
リレーは、制御信号が除かれても接点の動作状態
が保持されるようにラツチ・タイプのリレーが使
用されるため、この主リレーが一旦誤動作する
と、誤動作した状態が保持され、入出力装置が接
続システムの制御を誤る。その結果、オンライン
システム等においては、重大な障害を招来する恐
れがある。したがつて、以上説明したような監視
装置に使用される主リレーは監視装置の電源の投
入、切断、しや断時にも不安定な動作を行つては
ならない。第４図のリレー回路を使用することに
よつて、監視装置、全体のシステムの信頼性の向
上を図ることができる。
されるシステムの例を示したものである。第５図
において、入出力装置１８，１９は、切替回路２
３，２４を有し、入出力装置１８，１９と接続さ
れるホスト・システム１５ないし１７の切替を行
う。どのホスト・システム１５ないし１７と切替
えるかは、全体のシステムの制御を行うCPU２
２やパネル２１などからの指令に基づいて監視装
置２０から切替回路２３，２４に指示される。第
４図のリレー回路は監視装置２０の出力部P1，
P2に設けられる。例えば入出力装置１８に対し
ては、監視装置２０の出力部P1に第４図のリレ
ー回路が２組設けられ、一方の主リレーの接点が
閉成し、他方の主リレーの接点が開成した出力が
入出力装置１８に送られた場合には、入出力装置
１８をホスト・システム１５に切替える指示とさ
れ、各主リレーの接点が開、閉上記と逆の出力が
入出力装置１８に送られた場合には、入出力装置
１８をホスト・システム１６に切替える指示とさ
れ、各主リレーの接点が開成した出力が入出力装
置１８に送られた場合には、入出力装置１８をい
ずれのホスト・システム１５と１６からも切離す
指示とされ、また各主リレーの接点が閉成した出
力が入出力装置１８に送られた場合には、入出力
装置１８をホスト・システム１５および１６に接
続する指示とされる。このように、監視装置２０
には、入出力装置１８，１９に対応して第４図の
リレー回路を複数組有する出力部P1，P2を備え、
主リレーの接点出力により入出力装置１８，１９
に切替指示を送つている。先に述べた入出力装置
１８の例では、接続されるホスト・システムが２
つの場合であつたが、２つよりも多いホスト・シ
ステムが１つの入力装置に接続される場合には、
その数に応じて第４図のリレー回路も増える。主
リレーは、制御信号が除かれても接点の動作状態
が保持されるようにラツチ・タイプのリレーが使
用されるため、この主リレーが一旦誤動作する
と、誤動作した状態が保持され、入出力装置が接
続システムの制御を誤る。その結果、オンライン
システム等においては、重大な障害を招来する恐
れがある。したがつて、以上説明したような監視
装置に使用される主リレーは監視装置の電源の投
入、切断、しや断時にも不安定な動作を行つては
ならない。第４図のリレー回路を使用することに
よつて、監視装置、全体のシステムの信頼性の向
上を図ることができる。
以上の説明から明らかなように、本発明によれ
ば、２つのリレーのうち、一方のリレーの常開接
点と他方のリレーの常閉接点を直列接続して切替
リレーの駆動回路の動作条件を与えるように構成
しているので、電源の投入、絶断、しや断時に切
替リレーが誤動作を生じることがなくなり、リレ
ー回路の信頼性の向上を図ることができる。した
がつて、オンライン・システム等のIO切替回路
に用いても誤動作により重大な障害を招来する恐
れもなくなる。
ば、２つのリレーのうち、一方のリレーの常開接
点と他方のリレーの常閉接点を直列接続して切替
リレーの駆動回路の動作条件を与えるように構成
しているので、電源の投入、絶断、しや断時に切
替リレーが誤動作を生じることがなくなり、リレ
ー回路の信頼性の向上を図ることができる。した
がつて、オンライン・システム等のIO切替回路
に用いても誤動作により重大な障害を招来する恐
れもなくなる。
第１図は複数個の電源とリレー回路を備えた装
置の概要を示す図、第２図および第３図はリレー
回路の従来例を示す図、第４図は本発明の１実施
例を示す図、第５図は本発明のリレー誤動作防止
回路を使用するシステムの例を示す図である。 １……リレー回路、２と１１……リレー制御回
路、３と４……電源、５，７と８……リレー、
６，８ないし１０……アンド・ゲート、１２と１
３……補助リレー、１４……主リレー、１５ない
し１７……ホスト・システム、１８と１９……入
出力装置、２０……監視装置、２１……パネル、
２２……CPU、２３と２４……切替回路。
置の概要を示す図、第２図および第３図はリレー
回路の従来例を示す図、第４図は本発明の１実施
例を示す図、第５図は本発明のリレー誤動作防止
回路を使用するシステムの例を示す図である。 １……リレー回路、２と１１……リレー制御回
路、３と４……電源、５，７と８……リレー、
６，８ないし１０……アンド・ゲート、１２と１
３……補助リレー、１４……主リレー、１５ない
し１７……ホスト・システム、１８と１９……入
出力装置、２０……監視装置、２１……パネル、
２２……CPU、２３と２４……切替回路。
Claims (1)
- １ リレー回路、論理ゲートを有し制御信号を受
けて該論理ゲートの出力により上記リレー回路の
動作を制御するリレー制御回路、上記リレー回路
を駆動する駆動電源、および上記リレー制御回路
を動作させる制御電源を備え、上記リレー回路の
主リレーの誤動作を防止するリレー誤動作防止回
路であつて、上記リレー回路に、主リレーと２つ
の補助リレーとを設け、該２つの補助リレーのう
ちの一方の補助リレーの常開接点と他方の補助リ
レーの常閉接点とを上記主リレーの付勢回路に直
列接続すると共に、上記リレー制御回路は、上記
主リレーを付勢する際、上記一方の補助リレーを
付勢し上記他方の補助リレーを消勢し、しかる後
に上記主リレーを付勢する制御を行うように構成
されたことを特徴とするリレー誤動作防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13897082A JPS5929319A (ja) | 1982-08-10 | 1982-08-10 | リレ−誤動作防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13897082A JPS5929319A (ja) | 1982-08-10 | 1982-08-10 | リレ−誤動作防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5929319A JPS5929319A (ja) | 1984-02-16 |
| JPH0346935B2 true JPH0346935B2 (ja) | 1991-07-17 |
Family
ID=15234425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13897082A Granted JPS5929319A (ja) | 1982-08-10 | 1982-08-10 | リレ−誤動作防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5929319A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5226133U (ja) * | 1975-08-15 | 1977-02-23 |
-
1982
- 1982-08-10 JP JP13897082A patent/JPS5929319A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5929319A (ja) | 1984-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20200081477A (ko) | 브레이크 구동 제어 회로와 그 고장 검출 방법 | |
| JPH0263067A (ja) | 画像作成装置の安全装置 | |
| JPH0346935B2 (ja) | ||
| US5268593A (en) | Switching power source circuit | |
| EP4206697A1 (en) | Self-locking and detection circuit and apparatus, and control method | |
| US6437531B1 (en) | Backup method of microcomputer used in case of stoppage of operation, backup unit of microcomputer, and control unit for controlling power window for automobile use | |
| KR100201404B1 (ko) | 바이탈 전원차단 계전기를 이용한 페일세이프 구현장치 및 제어방법 | |
| JP2978622B2 (ja) | 無停止型コンピュータ | |
| JP2906789B2 (ja) | 複数のマイクロコンピュータの暴走監視回路 | |
| JPH0368402B2 (ja) | ||
| JP2918605B2 (ja) | 二重系の故障診断装置 | |
| KR930004367Y1 (ko) | 릴레이 오동작 방지회로 | |
| JPH057602Y2 (ja) | ||
| JPH05197448A (ja) | 無停止型コンピュータのマザーボード | |
| JP2797221B2 (ja) | 電源の起動停止回路 | |
| JP2542684B2 (ja) | ディジタル制御装置の誤出力防止方法 | |
| JP2591096B2 (ja) | 電源投入回路 | |
| JPH03252087A (ja) | 遠隔照明監視制御装置 | |
| JPH05260654A (ja) | 二重化電源装置 | |
| JP2856633B2 (ja) | 冗長装置 | |
| JPH0255805B2 (ja) | ||
| JPH05334107A (ja) | システムバスバッファ制御装置 | |
| JPH04268606A (ja) | プログラマブルコントローラ | |
| GB2375243A (en) | Monitoring, storing and indicating the status of supply voltages | |
| JPH0715893A (ja) | 開閉器の投入，開放回路 |