JPH0368402B2 - - Google Patents
Info
- Publication number
- JPH0368402B2 JPH0368402B2 JP13851382A JP13851382A JPH0368402B2 JP H0368402 B2 JPH0368402 B2 JP H0368402B2 JP 13851382 A JP13851382 A JP 13851382A JP 13851382 A JP13851382 A JP 13851382A JP H0368402 B2 JPH0368402 B2 JP H0368402B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- power
- common line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子制御装置に係り、特に電源入、切
する過度状態の誤動作を防止するに好適な電子制
御装置に関する。
する過度状態の誤動作を防止するに好適な電子制
御装置に関する。
従来のこの種の電子制御装置は第１図に示すよ
うに、交流電源１より入力を定電圧電源２に受け
て各回路に直流電圧を供給する。何らかの理由に
より停電が生じると、完全に停電する前に停電検
出回路３より信号を出して演算回路５にて必要な
処理を行う。次に、停電復帰後は電源の立上り時
にオートリセツト回路８を作動させてオートリセ
ツトパルスを出して演算回路をイニシヤルリセツ
トする。これで回路は有効となり、入力41〜４ｍ
の信号に応じて演算回路５で演算し、出力インタ
ーフエイス回路６を介してリレー７１〜７ｎを動
作され、接点出力回路７１ａ〜７naを出力する
ようになつていた。
うに、交流電源１より入力を定電圧電源２に受け
て各回路に直流電圧を供給する。何らかの理由に
より停電が生じると、完全に停電する前に停電検
出回路３より信号を出して演算回路５にて必要な
処理を行う。次に、停電復帰後は電源の立上り時
にオートリセツト回路８を作動させてオートリセ
ツトパルスを出して演算回路をイニシヤルリセツ
トする。これで回路は有効となり、入力41〜４ｍ
の信号に応じて演算回路５で演算し、出力インタ
ーフエイス回路６を介してリレー７１〜７ｎを動
作され、接点出力回路７１ａ〜７naを出力する
ようになつていた。
しかし、従来の回路は二方のラインが全接点共
通で、リレー７１〜７ｎが動作すると直接信号が
出るため、停電時に直流電圧がだんだん低下して
いくと、制御回路は制御不能となり、論理に合わ
ない動きなどをしてリレー７１〜７ｎが動作した
りすると、誤まつた信号が外部に選出され易かつ
た。また停電復帰時にも直流電源の立上りからオ
ートリセツトパルスが出て演算回路をイニシヤル
セツトする間は未制御状態となるためやはり誤動
作信号が出易いという欠点を有していた。
通で、リレー７１〜７ｎが動作すると直接信号が
出るため、停電時に直流電圧がだんだん低下して
いくと、制御回路は制御不能となり、論理に合わ
ない動きなどをしてリレー７１〜７ｎが動作した
りすると、誤まつた信号が外部に選出され易かつ
た。また停電復帰時にも直流電源の立上りからオ
ートリセツトパルスが出て演算回路をイニシヤル
セツトする間は未制御状態となるためやはり誤動
作信号が出易いという欠点を有していた。
本発明の目的は、電源遮断時及び投入時におけ
る負荷の誤動作を防止することができる電子制御
装置を提供することにある。
る負荷の誤動作を防止することができる電子制御
装置を提供することにある。
前記目的を達成するために、本発明は、オート
リセツトパルスを受けたときにイニシヤライズ処
理を実行し、イニシヤライズ処理完了後にスター
ト信号または運転信号を受けたときにセツト信号
を出力するとともにリレー作動用の信号を出力す
る演算回路と、演算回路に電力を供給する電源が
停電になつたときに停電信号を出力する停電検出
回路と、演算回路に電力を供給する電源が停電か
ら正常状態に復帰したときに演算回路へオートリ
セツトパルスを出力するオートリセツト回路と、
複数の負荷に対応して設けられ、演算回路からの
信号に従つて作動する複数のリレーと、電源に接
続されたコモンラインと各負荷とを結ぶ線路中に
挿入され、各線路を各リレーの作動に応じて開閉
する複数のリレー接点出力と、停電検出回路から
停電信号を受けたときにリレーオフ信号を出力
し、演算回路からセツト信号を受けたときにリレ
ーオン信号を出力するコモンライン制御回路と、
コモンラインに挿入されたコモンライン用接点
と、コモンライン制御回路からのリレーオフ信号
によりコモンライン用接点を開き、コモンライン
制御回路からのリレーオン信号によりコモンライ
ン用接点を閉じるコモンライン制御用リレーとを
備えている電子制御装置を構成したものである。
リセツトパルスを受けたときにイニシヤライズ処
理を実行し、イニシヤライズ処理完了後にスター
ト信号または運転信号を受けたときにセツト信号
を出力するとともにリレー作動用の信号を出力す
る演算回路と、演算回路に電力を供給する電源が
停電になつたときに停電信号を出力する停電検出
回路と、演算回路に電力を供給する電源が停電か
ら正常状態に復帰したときに演算回路へオートリ
セツトパルスを出力するオートリセツト回路と、
複数の負荷に対応して設けられ、演算回路からの
信号に従つて作動する複数のリレーと、電源に接
続されたコモンラインと各負荷とを結ぶ線路中に
挿入され、各線路を各リレーの作動に応じて開閉
する複数のリレー接点出力と、停電検出回路から
停電信号を受けたときにリレーオフ信号を出力
し、演算回路からセツト信号を受けたときにリレ
ーオン信号を出力するコモンライン制御回路と、
コモンラインに挿入されたコモンライン用接点
と、コモンライン制御回路からのリレーオフ信号
によりコモンライン用接点を開き、コモンライン
制御回路からのリレーオン信号によりコモンライ
ン用接点を閉じるコモンライン制御用リレーとを
備えている電子制御装置を構成したものである。
電源の遮断により停電が検出されると、コモン
ライン制御回路からリレーオフ信号が出力され、
コモンライン制御用リレーがオフとなる。これに
よりコモンライン用接点が開かれ、各負荷と電源
とを結ぶ線路が遮断される。
ライン制御回路からリレーオフ信号が出力され、
コモンライン制御用リレーがオフとなる。これに
よりコモンライン用接点が開かれ、各負荷と電源
とを結ぶ線路が遮断される。
次に、電源が停電から正常な状態に復帰する
と、オートリセツトパルスが演算回路に入力さ
れ、演算回路においてイニシヤライズ処理が実行
される。このとき各負荷と電源とを結ぶ線路は遮
断状態に維持されている。そして、イニシヤライ
ズ処理が完了した後にスタート信号または運転信
号が演算回路に入力されると、演算回路からコモ
ンライン制御回路へセツト信号が出力される。こ
れによりコモンライン用接点が閉じ、各負荷と電
源とを結ぶ線路の遮断状態が解除される。すなわ
ち、停電発生時から停電復帰演算回路にスタート
信号または運転信号が入力されるまでの間は各負
荷と電源とを結ぶ線路が遮断状態に維持される。
このため、電源の遮断時と投入時に負荷が誤動作
するのを防止することができる。
と、オートリセツトパルスが演算回路に入力さ
れ、演算回路においてイニシヤライズ処理が実行
される。このとき各負荷と電源とを結ぶ線路は遮
断状態に維持されている。そして、イニシヤライ
ズ処理が完了した後にスタート信号または運転信
号が演算回路に入力されると、演算回路からコモ
ンライン制御回路へセツト信号が出力される。こ
れによりコモンライン用接点が閉じ、各負荷と電
源とを結ぶ線路の遮断状態が解除される。すなわ
ち、停電発生時から停電復帰演算回路にスタート
信号または運転信号が入力されるまでの間は各負
荷と電源とを結ぶ線路が遮断状態に維持される。
このため、電源の遮断時と投入時に負荷が誤動作
するのを防止することができる。
以下、本発明の一実施例を第２図により説明す
る。本実施例は、停電回路３から停電信号を受け
たときにリレーオフ信号を出し、演算回路５から
セツト信号を受けたときにリレーオン信号を出力
するコモンライン制御回路９と、コモンラインＣ
に挿入されたコモンライン用接点１０ａと、コモ
ンライン制御回路９からのリレーオフ信号により
コモンライン用接点１０ａを開き、コモンライン
制御回路９からのリレーオン信号によりコモンラ
イン用接点１０ａを閉じるコモンライン制御用リ
レー１０とを設け、演算回路５の処理として、イ
ニシヤライズ処理完了後にスタート信号または運
転信号が入力されたときにコモンライン制御回路
９へセツト信号を出力する機能を付加したもので
あり、他の構成は第１図のものと同様であるの
で、第１図のものと同一のものには同一符号を付
してそれらの説明は省略する。
る。本実施例は、停電回路３から停電信号を受け
たときにリレーオフ信号を出し、演算回路５から
セツト信号を受けたときにリレーオン信号を出力
するコモンライン制御回路９と、コモンラインＣ
に挿入されたコモンライン用接点１０ａと、コモ
ンライン制御回路９からのリレーオフ信号により
コモンライン用接点１０ａを開き、コモンライン
制御回路９からのリレーオン信号によりコモンラ
イン用接点１０ａを閉じるコモンライン制御用リ
レー１０とを設け、演算回路５の処理として、イ
ニシヤライズ処理完了後にスタート信号または運
転信号が入力されたときにコモンライン制御回路
９へセツト信号を出力する機能を付加したもので
あり、他の構成は第１図のものと同様であるの
で、第１図のものと同一のものには同一符号を付
してそれらの説明は省略する。
上記構成において、停電が生じると、演算回路
５が未だ十分動作可能なときに停電検出回路３で
停電が検出され、停電検出回路３から演算回路５
とコモンライン制御回路９に停電信号が出力され
る。これにより、演算回路５では停電処理が行わ
れ、コモライン制御回路９からリレー１０にリレ
ーオフ信号が出力され、接点１０ａが開かれる。
このため、接点出力回路７１ａ〜７naはリレー
７１〜ｎの動作状態によらずオフ状態に維持され
る。
５が未だ十分動作可能なときに停電検出回路３で
停電が検出され、停電検出回路３から演算回路５
とコモンライン制御回路９に停電信号が出力され
る。これにより、演算回路５では停電処理が行わ
れ、コモライン制御回路９からリレー１０にリレ
ーオフ信号が出力され、接点１０ａが開かれる。
このため、接点出力回路７１ａ〜７naはリレー
７１〜ｎの動作状態によらずオフ状態に維持され
る。
次に、電源が停電から正常状態に復帰すると、
オートリセツト回路８から演算回路５にオートリ
セツトパルスが入力され、演算回路５によるイニ
シヤライズ処理が実行される。このときリレー１
０はコモンライン制御回路９によつてオフ状態に
保持されており、接点出力回路７１ａ〜７naは
リレー７１〜ｎの動作状態によらずマスクされる
ことになる。イニシヤライズ処理の完了後に接点
入力４１〜４ｍのどれかからの最初のスタート信
号もしくは運転信号が演算回路５に入力される
と、演算回路５からコモンライン制御回路９へセ
ツト信号が出力され、リレー１０がオンとなる。
これにより、接点１０ａが閉じられ、接点出力回
路７１ａ〜７naの信号が有効となる。
オートリセツト回路８から演算回路５にオートリ
セツトパルスが入力され、演算回路５によるイニ
シヤライズ処理が実行される。このときリレー１
０はコモンライン制御回路９によつてオフ状態に
保持されており、接点出力回路７１ａ〜７naは
リレー７１〜ｎの動作状態によらずマスクされる
ことになる。イニシヤライズ処理の完了後に接点
入力４１〜４ｍのどれかからの最初のスタート信
号もしくは運転信号が演算回路５に入力される
と、演算回路５からコモンライン制御回路９へセ
ツト信号が出力され、リレー１０がオンとなる。
これにより、接点１０ａが閉じられ、接点出力回
路７１ａ〜７naの信号が有効となる。
本実施例では入力信号を接続信号としたが、こ
れに特定されるものではない。
れに特定されるものではない。
以上説明したように、本発明によれば、電源遮
断時から投入時までの間は負荷と電源とを結ぶ線
路を遮断するようにしたため、電源遮断時や投入
時に負荷が後動作するのを防止することができ、
信頼性及び安全性の向上に寄与することができ
る。
断時から投入時までの間は負荷と電源とを結ぶ線
路を遮断するようにしたため、電源遮断時や投入
時に負荷が後動作するのを防止することができ、
信頼性及び安全性の向上に寄与することができ
る。
第１図は従来例の制御構成図で、第２図は本発
明の制御構成図である。 １……交流電源、２……定電圧電源回路、３…
…停電検出回路、４１〜４ｍ……接点入力、５…
…演算回路、６……出力インターフエイス回路、
７１〜７ｎ……リレー、７１ａ〜７na……リレ
ー７１〜７ｎに相当する接点出力、８……オート
リセツト回路、９……コモンライン制御回路、１
０……コモンライン制御用リレー、１０ａ……リ
レー１０の接点。
明の制御構成図である。 １……交流電源、２……定電圧電源回路、３…
…停電検出回路、４１〜４ｍ……接点入力、５…
…演算回路、６……出力インターフエイス回路、
７１〜７ｎ……リレー、７１ａ〜７na……リレ
ー７１〜７ｎに相当する接点出力、８……オート
リセツト回路、９……コモンライン制御回路、１
０……コモンライン制御用リレー、１０ａ……リ
レー１０の接点。
１ それぞれの上位の装置によつて駆動される２
つのアナログ信号出力回路の出力端子を共通の出
力線に並列接続してなる二重化アナログ信号出力
装置であつて、各アナログ信号出力回路は、可変
出力のアナログ信号源と、このアナログ信号源の
出力値を上位の装置から与えられる出力設定値に
従つて操作する操作器と、出力設定値とアナログ
信号源の出力の検出値とを比較してその差が零に
なるように操作器の操作を補正するとともに補正
操作出力を異常検出用信号として上位の装置に伝
える比較器と、前記アナログ信号源から共通の出
力線への出力供給の有効無効を制御するスイツチ
と、出力信号によつてこのスイツチの投入状態を
制御するゲートであつて他方のアナログ信号出力
回路における同様なゲートとの組み合わせによつ
てフリツプ・フロツプ回路を構成し上位の装置か
ら出力許可信号を入力として動作するゲートと、
このゲートの出力端子を他方のアナログ信号出力
回路で抵抗を通じてコモン電位点に接続するプル
アツプ電源とを具備し、実働側となつている一方
のアナログ信号出力回路が取り外されたときに、
一方のアナログ信号出力回路のゲートから他方の
アナログ信号出力回路のゲートに入力されていた
つのアナログ信号出力回路の出力端子を共通の出
力線に並列接続してなる二重化アナログ信号出力
装置であつて、各アナログ信号出力回路は、可変
出力のアナログ信号源と、このアナログ信号源の
出力値を上位の装置から与えられる出力設定値に
従つて操作する操作器と、出力設定値とアナログ
信号源の出力の検出値とを比較してその差が零に
なるように操作器の操作を補正するとともに補正
操作出力を異常検出用信号として上位の装置に伝
える比較器と、前記アナログ信号源から共通の出
力線への出力供給の有効無効を制御するスイツチ
と、出力信号によつてこのスイツチの投入状態を
制御するゲートであつて他方のアナログ信号出力
回路における同様なゲートとの組み合わせによつ
てフリツプ・フロツプ回路を構成し上位の装置か
ら出力許可信号を入力として動作するゲートと、
このゲートの出力端子を他方のアナログ信号出力
回路で抵抗を通じてコモン電位点に接続するプル
アツプ電源とを具備し、実働側となつている一方
のアナログ信号出力回路が取り外されたときに、
一方のアナログ信号出力回路のゲートから他方の
アナログ信号出力回路のゲートに入力されていた
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13851382A JPS5930102A (ja) | 1982-08-11 | 1982-08-11 | 電子制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13851382A JPS5930102A (ja) | 1982-08-11 | 1982-08-11 | 電子制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5930102A JPS5930102A (ja) | 1984-02-17 |
| JPH0368402B2 true JPH0368402B2 (ja) | 1991-10-28 |
Family
ID=15223899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13851382A Granted JPS5930102A (ja) | 1982-08-11 | 1982-08-11 | 電子制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5930102A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60204004A (ja) * | 1984-03-28 | 1985-10-15 | Fuji Electric Co Ltd | シ−ケンスコントロ−ラ |
| JPH04155501A (ja) * | 1990-10-19 | 1992-05-28 | Matsushita Electric Ind Co Ltd | 瞬時低電検出装置付制御装置 |
-
1982
- 1982-08-11 JP JP13851382A patent/JPS5930102A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5930102A (ja) | 1984-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812672A (en) | Selective connection of power supplies | |
| US3377623A (en) | Process backup system | |
| US4979143A (en) | Recovery from power-down mode | |
| CN109672328B (zh) | 一种变流器控制单元保护装置及方法 | |
| JPH0368402B2 (ja) | ||
| US4558389A (en) | Control logic safety monitoring circuit means | |
| US4305106A (en) | System for short circuit protection using electronic logic in a feedback arrangement | |
| JP2000165420A (ja) | バスシステム | |
| CN112131055B (zh) | 多模式三机动态容错系统 | |
| JPH057602Y2 (ja) | ||
| JP2549186B2 (ja) | 多接続電源盤の瞬断復電方式 | |
| JP2542684B2 (ja) | ディジタル制御装置の誤出力防止方法 | |
| JPS62247735A (ja) | 電源制御回路 | |
| JPH0346935B2 (ja) | ||
| JPH05233579A (ja) | ホットスタンバイ式二重化システム | |
| JPS6318445A (ja) | マイクロコンピユ−タ開発支援装置 | |
| JPS6111837A (ja) | 電源投入シ−ケンス制御回路 | |
| JPS6117475Y2 (ja) | ||
| JPH057601Y2 (ja) | ||
| JPH03263515A (ja) | 燃焼器の安全装置 | |
| JPH01310421A (ja) | 誤信号出力防止回路 | |
| JPS59132018A (ja) | 電源制御方式 | |
| JPS63143617A (ja) | 制御装置 | |
| JPH0380303A (ja) | 二重化装置 | |
| JPH04175673A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |