JPH0347592B2 - - Google Patents
Info
- Publication number
- JPH0347592B2 JPH0347592B2 JP60058950A JP5895085A JPH0347592B2 JP H0347592 B2 JPH0347592 B2 JP H0347592B2 JP 60058950 A JP60058950 A JP 60058950A JP 5895085 A JP5895085 A JP 5895085A JP H0347592 B2 JPH0347592 B2 JP H0347592B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- layer
- impurity concentration
- semiconductor substrate
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は高速動作を行い、かつ高電圧に耐え得
る半導体装置に関する。
る半導体装置に関する。
半導体基体中での正孔、電子の再結合を早め、
高速動作を行わせる手法として、半導体基体中に
金等のライフタイムキラーを添加することが特公
昭36−7828号公報で紹介された。しかしながら、
ライフタイムキラーを添加すると漏洩電流、特に
高温下で漏洩電流が増加し、高耐圧が確保できな
い問題があつた。
高速動作を行わせる手法として、半導体基体中に
金等のライフタイムキラーを添加することが特公
昭36−7828号公報で紹介された。しかしながら、
ライフタイムキラーを添加すると漏洩電流、特に
高温下で漏洩電流が増加し、高耐圧が確保できな
い問題があつた。
ゲートターンオフサイリスタ等、特定のもので
は、特開昭57−178369号公報に示されるように、
pn接合構造を改良して、高速化しているものも
あるが、やはり高耐圧化が達成されていない。
は、特開昭57−178369号公報に示されるように、
pn接合構造を改良して、高速化しているものも
あるが、やはり高耐圧化が達成されていない。
また、各種の半導体装置に適用できる技術は今
まで紹介されていなかつた。
まで紹介されていなかつた。
本発明の目的は、高耐圧でかつ高速動作が可能
な半導体装置を提供するにある。
な半導体装置を提供するにある。
本発明の特徴とするところは、pn接合を形成
するｐ層に主動作領域で半導体基体の主表面と平
行な方向で不純物濃度勾配を与え、pn層の上記
主表面と平行な部分を不純物濃度勾配が与えられ
たｐ層部分より狭くしたことにある。
するｐ層に主動作領域で半導体基体の主表面と平
行な方向で不純物濃度勾配を与え、pn層の上記
主表面と平行な部分を不純物濃度勾配が与えられ
たｐ層部分より狭くしたことにある。
第１図は本発明をゲートターンオフサイリスタ
（以下GTOと略記）に適用した一実施例を示し、
ａはカソード側平面、ｂはａの−切断線に沿
つた縦断面、ｃはａの−切断線に沿つた横断
面である。
（以下GTOと略記）に適用した一実施例を示し、
ａはカソード側平面、ｂはａの−切断線に沿
つた縦断面、ｃはａの−切断線に沿つた横断
面である。
１はシリコン基体で、相互に導電型が異なる４
枚の半導体層、即ち、下側主表面から上側主表面
に向つて順にｐエミツタ層２、ｎベース層３、ｐ
ベース層４そしてｎエミツタ層５を有している。
ｎエミツタ層５は短冊状に分割され、ｐベース層
４で取囲まれている。ｐエミツタ層２にはアノー
ド電極６、ｐベース層４にはｎエミツタ層５をほ
ぼ取囲むようにゲート電極８、そして、ｎエミツ
タ層５にはカソード電極７が低抵抗接触されてい
る。９は上側主表面に設けられたシリコン酸化膜
で中央接合J2、カソード側エミツタ接合J3の表面
安定化膜である。第１図ａではこのシリコン酸化
膜は省略されている。カソード電極７の一部７ａ
はシリコン酸化膜９上にあつて、指状部７ｂを橋
絡している。ｐエミツタ層２はｎエミツタ層５の
幅方向中央直下で厚さが最も薄くなつている。
枚の半導体層、即ち、下側主表面から上側主表面
に向つて順にｐエミツタ層２、ｎベース層３、ｐ
ベース層４そしてｎエミツタ層５を有している。
ｎエミツタ層５は短冊状に分割され、ｐベース層
４で取囲まれている。ｐエミツタ層２にはアノー
ド電極６、ｐベース層４にはｎエミツタ層５をほ
ぼ取囲むようにゲート電極８、そして、ｎエミツ
タ層５にはカソード電極７が低抵抗接触されてい
る。９は上側主表面に設けられたシリコン酸化膜
で中央接合J2、カソード側エミツタ接合J3の表面
安定化膜である。第１図ａではこのシリコン酸化
膜は省略されている。カソード電極７の一部７ａ
はシリコン酸化膜９上にあつて、指状部７ｂを橋
絡している。ｐエミツタ層２はｎエミツタ層５の
幅方向中央直下で厚さが最も薄くなつている。
第２図は第１図ｃの右側半分の構造を示してお
り、計算により設計したモデルGTOの寸法およ
び半導体基体１内、特に、ｐエミツタ層２、ｐベ
ース層４における不純物濃度分布を示している。
モデルGTOの半分の幅l1は50μｍ、ｎエミツタ層
５の半分の幅l2は10μｍ、ｐエミツタ層２を選択
拡散で形成する時のボロンのデポジシヨン領域の
幅l3は5μｍ、それによつてできるｐエミツタ層２
の最大深さl4は60μｍ、ｐベース層４の拡散深さl6
は60μｍ、ｎベース層３の最小厚さl5は280μｍで
ある。
り、計算により設計したモデルGTOの寸法およ
び半導体基体１内、特に、ｐエミツタ層２、ｐベ
ース層４における不純物濃度分布を示している。
モデルGTOの半分の幅l1は50μｍ、ｎエミツタ層
５の半分の幅l2は10μｍ、ｐエミツタ層２を選択
拡散で形成する時のボロンのデポジシヨン領域の
幅l3は5μｍ、それによつてできるｐエミツタ層２
の最大深さl4は60μｍ、ｐベース層４の拡散深さl6
は60μｍ、ｎベース層３の最小厚さl5は280μｍで
ある。
ｐエミツタ層２、ｐベース層４の表面最大不純
物濃度を７×1017atoms／cm3とし、ボロンの横方
向拡散は縦方向拡散の80％まで生ずるものとし
た。又、ボロンをデポジシヨンしない幅をチヤネ
ル幅Xch
物濃度を７×1017atoms／cm3とし、ボロンの横方
向拡散は縦方向拡散の80％まで生ずるものとし
た。又、ボロンをデポジシヨンしない幅をチヤネ
ル幅Xch
Claims (1)
- 【特許請求の範囲】 １ 一対の主表面と一方の主表面に隣接するＰ層
とそれに隣接するＮ層とを有する半導体基板と、
半導体基板の一方の主表面においてＰ層に接触す
る一方の主電極と、半導体基体の他方の主表面に
設けた他方の主電極とを備えるものにおいて、Ｐ
層は一方の主表面において不純物濃度勾配を有す
る第１の部分とその両側に位置し厚さが均一で一
方の主表面における不純物濃度が第１の部分のそ
れより高くかつ均一な第２の部分とを有し、第１
の部分は厚さ及び一方の主表面における不純物濃
度が第２の部分から離れるに従つて減少しその略
中央部で最低になつており、一方の主表面におけ
る第１の部分の面積が第２の部分のそれより大き
いことを特徴とする半導体装置。 ２ 上記Ｐ層が、上記一方の主表面において上記
第２の部分とそれを包囲する上記第１の部分とを
最小単位とし、これを並設することによつて形成
されていることを特徴とする特許請求の範囲第１
項記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60058950A JPS61218171A (ja) | 1985-03-23 | 1985-03-23 | 半導体装置 |
| EP85112805A EP0178582A3 (en) | 1984-10-15 | 1985-10-09 | Reverse blocking type semiconductor device |
| US06/787,116 US4713679A (en) | 1984-10-15 | 1985-10-15 | Reverse blocking type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60058950A JPS61218171A (ja) | 1985-03-23 | 1985-03-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61218171A JPS61218171A (ja) | 1986-09-27 |
| JPH0347592B2 true JPH0347592B2 (ja) | 1991-07-19 |
Family
ID=13099105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60058950A Granted JPS61218171A (ja) | 1984-10-15 | 1985-03-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61218171A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202967A (ja) * | 1987-02-19 | 1988-08-22 | Hitachi Ltd | 半導体装置 |
| JP5460247B2 (ja) * | 2009-11-10 | 2014-04-02 | 新電元工業株式会社 | サイリスタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57178369A (en) * | 1981-04-28 | 1982-11-02 | Meidensha Electric Mfg Co Ltd | Gate turnoff thyristor |
-
1985
- 1985-03-23 JP JP60058950A patent/JPS61218171A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61218171A (ja) | 1986-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2166290A (en) | Vdmos device | |
| JPH05152574A (ja) | 半導体装置 | |
| JPS6046551B2 (ja) | 半導体スイツチング素子およびその製法 | |
| JP3214343B2 (ja) | 絶縁ゲート型サイリスタ | |
| JPS643347B2 (ja) | ||
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| Kekura et al. | 8000 V 1000 A gate turn-off thyristor with low on-state voltage and low switching loss | |
| JPS61183966A (ja) | サイリスタの製造方法 | |
| JPH08340101A (ja) | 横型半導体装置およびその製造方法 | |
| JPH0347592B2 (ja) | ||
| US4713679A (en) | Reverse blocking type semiconductor device | |
| JP2557818B2 (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
| JP2630088B2 (ja) | ゲートターンオフサイリスタ | |
| JPS62177968A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP2604175B2 (ja) | 高速スイッチングサイリスタ | |
| JP2559237B2 (ja) | 半導体スイッチング素子 | |
| JPS62147769A (ja) | Ｇｔｏサイリスタ | |
| JP2505121B2 (ja) | 静電誘導サイリスタ | |
| JP3277125B2 (ja) | 半導体装置 | |
| JP2729620B2 (ja) | 半導体スイッチング素子 | |
| JP2604176B2 (ja) | 半導体スイッチング素子 | |
| JPS6252967A (ja) | Ｇｔｏサイリスタ | |
| JPS62290179A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS6394679A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH04162777A (ja) | 双方向電圧阻止型半導体装置 |