JPH0347607B2 - - Google Patents
Info
- Publication number
- JPH0347607B2 JPH0347607B2 JP19338781A JP19338781A JPH0347607B2 JP H0347607 B2 JPH0347607 B2 JP H0347607B2 JP 19338781 A JP19338781 A JP 19338781A JP 19338781 A JP19338781 A JP 19338781A JP H0347607 B2 JPH0347607 B2 JP H0347607B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- pnp
- circuit
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は比較器回路に関するものである。
差動増幅器で構成された比較器が動作する入力
電圧の範囲は、印加電圧電源の正側をVCC、負側
をVEEとすると、比較器の入力部がPNPトランジ
スタで構成されている場合、（VEE＋0.2）V〜（VCC
−0.8）V程度であり、入力部がNPNトランジスタ
で構成されている場合（VEE＋0.8）V〜（VCC−
0.2）V程度であつた。従つて実際の回路設計にあ
たつては、用途に応じてVEE側或いはVCC側のい
ずれの側で動作させたいかによつてPNPトラン
ジスタを用いるかNPNトランジスタを用いるか
を選択して回路が構成されていた。
電圧の範囲は、印加電圧電源の正側をVCC、負側
をVEEとすると、比較器の入力部がPNPトランジ
スタで構成されている場合、（VEE＋0.2）V〜（VCC
−0.8）V程度であり、入力部がNPNトランジスタ
で構成されている場合（VEE＋0.8）V〜（VCC−
0.2）V程度であつた。従つて実際の回路設計にあ
たつては、用途に応じてVEE側或いはVCC側のい
ずれの側で動作させたいかによつてPNPトラン
ジスタを用いるかNPNトランジスタを用いるか
を選択して回路が構成されていた。
VEE側或いはVCC側のいずれか一方側でのみ精
度が要求される場合は、上述のようにトランジス
タのタイプを選んで回路を設計することにより、
所期の目的を達成し得る比較器回路が得られる。
度が要求される場合は、上述のようにトランジス
タのタイプを選んで回路を設計することにより、
所期の目的を達成し得る比較器回路が得られる。
例えばカメラ用電子シヤツタの制御回路におい
ては、極めて入射光量の少ない薄暗い状態から十
分な光量が得られる明るい状態まで、対数圧縮等
の処置が施こされるとしても広い範囲の入射光量
に対応して電気信号を形成することが必要で、広
いダイナミツクレンジをもつ回路が要求されてい
る。
ては、極めて入射光量の少ない薄暗い状態から十
分な光量が得られる明るい状態まで、対数圧縮等
の処置が施こされるとしても広い範囲の入射光量
に対応して電気信号を形成することが必要で、広
いダイナミツクレンジをもつ回路が要求されてい
る。
しかし上記従来のPNP又はNPNトランジスタ
のいずれか一方のタイプの導電型を示すトランジ
スタを入力部に採用した比較器においては、電源
電圧のVEE側又はVCC側の一方の電圧側について
は充分満足し得る精度をもつた動作をさせること
ができても、他方の電圧に近づくと動作に支障を
きたし、実用上問題があつた。
のいずれか一方のタイプの導電型を示すトランジ
スタを入力部に採用した比較器においては、電源
電圧のVEE側又はVCC側の一方の電圧側について
は充分満足し得る精度をもつた動作をさせること
ができても、他方の電圧に近づくと動作に支障を
きたし、実用上問題があつた。
本発明は上記従来回路の問題点に鑑みてなされ
たもので、PNPトランジスタ及びNPNトランジ
スタの夫々の特性を活かして、広い入力電圧範囲
に対して動作し得る比較器回路を提供するもので
ある。次に実施例を挙げて本発明を詳細に説明す
る。
たもので、PNPトランジスタ及びNPNトランジ
スタの夫々の特性を活かして、広い入力電圧範囲
に対して動作し得る比較器回路を提供するもので
ある。次に実施例を挙げて本発明を詳細に説明す
る。
図は一実施例を示す電気回路図で、正側VCC、
負側VEEとする電源電圧が印加され、非反転入力
端子と反転端子間に比較すべき入力信号が与えら
れて、比較結果が出力端子から導出される。
負側VEEとする電源電圧が印加され、非反転入力
端子と反転端子間に比較すべき入力信号が与えら
れて、比較結果が出力端子から導出される。
上記非反転端子と反転端子は、夫々、NPNト
ランジスタが入力部に設けられた第１差動増幅器
１とPNPトランジスタが入力部に設けられた第
２差動増幅器２に接続され、与えられた入力信号
が共通に第１及び第２差動増幅器１，２に供給さ
れる。
ランジスタが入力部に設けられた第１差動増幅器
１とPNPトランジスタが入力部に設けられた第
２差動増幅器２に接続され、与えられた入力信号
が共通に第１及び第２差動増幅器１，２に供給さ
れる。
まず第１差動増幅器１は、非反転入力がベース
に与えられたNPNトランジスタQ1と反転入力が
ベースに与えられたNPNトランジスタQ3が設け
られ、トランジスタQ1にはPNPトランジスタQ2
が、トランジスタQ3にはPNPトランジスタQ4が
接続されている。上記トランジスタQ2はPNPト
ランジスタQ5とによつてカレントミラー回路を
構成し、トランジスタQ5によつて非反転入力に
よるトランジスタQ1のコレクタ電流の方向を変
える。尚上記両NPNトランジスタQ1，Q3のエミ
ツタは共通接続されてNPNトランジスタQ6のコ
レクタに接続されている。トランジスタQ6は
NPNトランジスタQ7との間でカレントミラー回
路を形成し、トランジスタQ7のベースコレクタ
は抵抗R1を介して正側電源VCCに接続されてい
る。
に与えられたNPNトランジスタQ1と反転入力が
ベースに与えられたNPNトランジスタQ3が設け
られ、トランジスタQ1にはPNPトランジスタQ2
が、トランジスタQ3にはPNPトランジスタQ4が
接続されている。上記トランジスタQ2はPNPト
ランジスタQ5とによつてカレントミラー回路を
構成し、トランジスタQ5によつて非反転入力に
よるトランジスタQ1のコレクタ電流の方向を変
える。尚上記両NPNトランジスタQ1，Q3のエミ
ツタは共通接続されてNPNトランジスタQ6のコ
レクタに接続されている。トランジスタQ6は
NPNトランジスタQ7との間でカレントミラー回
路を形成し、トランジスタQ7のベースコレクタ
は抵抗R1を介して正側電源VCCに接続されてい
る。
上記第１差動増幅器１のPNPトランジスタQ2
に導出された出力電流は同相とするべくトランジ
スタQ5を通した後、後述する第２差動増幅器２
に加え合され、同様に第１差動増幅器１のPNP
トランジスタQ4に導出された出力電流は、PNP
トランジスタQ13を通した後第２差動増幅器２の
もう一方の側に加え合される。
に導出された出力電流は同相とするべくトランジ
スタQ5を通した後、後述する第２差動増幅器２
に加え合され、同様に第１差動増幅器１のPNP
トランジスタQ4に導出された出力電流は、PNP
トランジスタQ13を通した後第２差動増幅器２の
もう一方の側に加え合される。
次に第２差動増幅器２は、非反転入力がPNP
トランジスタQ11のベースに、反転入力がPNPト
ランジスタQ9のベースに与えられている。上記
トランジスタQ9のコレクタは上記トランジスタ
Q5のコレクタに接続されると共に、NPNトラン
ジスタQ8のコレクタ及びベースに接続され、更
にはNPNトランジスタQ12のベースにも接続され
ている。トランジスタQ11のコレクタは上記トラ
ンジスタQ13のコレクタに接続されると共に、ト
ランジスタQ12のコレクタ及びNPNトランジスタ
Q15のベースに接続されている。上記PNPトラン
ジスタQ9とPNPトランジスタQ11のエミツタは共
通に接続されてPNPトランジスタ１０を介して
正側電源VCCに接続されている。トランジスタ
Q10はPNPトランジスタQ14、NPNトランジスタ
Q16とでカレントミラー回路を構成し、トランジ
スタQ14のコレクタは上記トランジスタQ15のコ
レクタに接続され、該接続点から出力が取り出さ
れる。尚上記トランジスタQ16のコレクタはバイ
アス用抵抗R2を介して負側電源VEEに接続されて
いる。
トランジスタQ11のベースに、反転入力がPNPト
ランジスタQ9のベースに与えられている。上記
トランジスタQ9のコレクタは上記トランジスタ
Q5のコレクタに接続されると共に、NPNトラン
ジスタQ8のコレクタ及びベースに接続され、更
にはNPNトランジスタQ12のベースにも接続され
ている。トランジスタQ11のコレクタは上記トラ
ンジスタQ13のコレクタに接続されると共に、ト
ランジスタQ12のコレクタ及びNPNトランジスタ
Q15のベースに接続されている。上記PNPトラン
ジスタQ9とPNPトランジスタQ11のエミツタは共
通に接続されてPNPトランジスタ１０を介して
正側電源VCCに接続されている。トランジスタ
Q10はPNPトランジスタQ14、NPNトランジスタ
Q16とでカレントミラー回路を構成し、トランジ
スタQ14のコレクタは上記トランジスタQ15のコ
レクタに接続され、該接続点から出力が取り出さ
れる。尚上記トランジスタQ16のコレクタはバイ
アス用抵抗R2を介して負側電源VEEに接続されて
いる。
上記構成からなる比較器回路の動作を説明す
る。
る。
まず入力電圧が負側電源VEE寄りの（VEE＋0.2）
V〜（VEE＋0.8）V程度では、NPNトランジスタQ1
及びQ3がオフ状態にあり、トランジスタQ8，Q9，
Q10，Q11，Q12，Q14，Q15及びQ16と抵抗R2のみ
で構成されたPNPトランジスタ入力タイプの比
較器として動作し、入力信号に対応した出力信号
を形成する。
V〜（VEE＋0.8）V程度では、NPNトランジスタQ1
及びQ3がオフ状態にあり、トランジスタQ8，Q9，
Q10，Q11，Q12，Q14，Q15及びQ16と抵抗R2のみ
で構成されたPNPトランジスタ入力タイプの比
較器として動作し、入力信号に対応した出力信号
を形成する。
一方入力電圧が正側電源VCC寄りの（VCC−0.8）
V〜（VCC−0.2）V程度の範囲では、PNPトランジ
スタQ9及びQ11がオフ状態にあり、このときトラ
ンジスタQ1，Q2，Q3，Q4，Q5，Q6，Q7，Q8，
Q12，Q13，Q14，Q15及びQ16と抵抗R1及びR2のみ
で構成されたNPNトランジスタ入力比較器とし
て動作する。
V〜（VCC−0.2）V程度の範囲では、PNPトランジ
スタQ9及びQ11がオフ状態にあり、このときトラ
ンジスタQ1，Q2，Q3，Q4，Q5，Q6，Q7，Q8，
Q12，Q13，Q14，Q15及びQ16と抵抗R1及びR2のみ
で構成されたNPNトランジスタ入力比較器とし
て動作する。
更に入力電圧が上記範囲に挟まれた（VEE＋
0.8）V〜（VCC−0.8）V程度の範囲では、第１差動増
幅器１の出力電流は夫々カレントミラー回路で方
向が変えられ、第２差動増幅器２の出力電流が導
出されるトランジスタQ8、トランジスタQ12の
夫々コレクレ電流に加えられ、同差動増幅器間の
出力電流の同相同士が加え合され、トランジスタ
Q10，Q14，Q15及びQ16からなる出力部を作動さ
せてトランジスタQ15のコレクタから出力信号が
取り出される。
0.8）V〜（VCC−0.8）V程度の範囲では、第１差動増
幅器１の出力電流は夫々カレントミラー回路で方
向が変えられ、第２差動増幅器２の出力電流が導
出されるトランジスタQ8、トランジスタQ12の
夫々コレクレ電流に加えられ、同差動増幅器間の
出力電流の同相同士が加え合され、トランジスタ
Q10，Q14，Q15及びQ16からなる出力部を作動さ
せてトランジスタQ15のコレクタから出力信号が
取り出される。
このとき、第２差動増幅器２のトランジスタ
Q9に対してはトランジスタQ5が、トランジスタ
Q11に対してはトランジスタQ13が負荷となる。
上記トランジスタQ5及びトランジスタQ13のコレ
クタ電流値はいずれも夫々トランジスタQ2、ト
ランジスタQ4の電流値によつて制御されており、
逆相の出力を互いに能動負荷とした動作を行な
う。
Q9に対してはトランジスタQ5が、トランジスタ
Q11に対してはトランジスタQ13が負荷となる。
上記トランジスタQ5及びトランジスタQ13のコレ
クタ電流値はいずれも夫々トランジスタQ2、ト
ランジスタQ4の電流値によつて制御されており、
逆相の出力を互いに能動負荷とした動作を行な
う。
上述のように実施例の回路は、（VEE＋0.2）V〜
（VCC−0.2）Vの範囲に亘つて比較出力信号を形成
する。
（VCC−0.2）Vの範囲に亘つて比較出力信号を形成
する。
上記実施例は第１差動増幅器１の両出力電流を
夫々第２差動増幅器に加え合せる回路を挙げて説
明したが、一方の出力電流のみをカレントミラー
回路により適宜処理して第２差動増幅器に加え合
せて回路を構成することもでき、更には、第１及
び第２の差動増幅器の各々の出力電流を互いに加
え合せて回路を構成することもできる。
夫々第２差動増幅器に加え合せる回路を挙げて説
明したが、一方の出力電流のみをカレントミラー
回路により適宜処理して第２差動増幅器に加え合
せて回路を構成することもでき、更には、第１及
び第２の差動増幅器の各々の出力電流を互いに加
え合せて回路を構成することもできる。
尚上記実施例の回路は、例えば出力端のトラン
ジスタQ15のコレクタ・ベース間にコンデンサを
挿入して位相補償することにより、入力電圧の広
い範囲に亘つて信号処理し得る演算増幅器として
動作することができる。
ジスタQ15のコレクタ・ベース間にコンデンサを
挿入して位相補償することにより、入力電圧の広
い範囲に亘つて信号処理し得る演算増幅器として
動作することができる。
以上本発明によれば、PNPトランジスタ差動
増幅器とNPNトランジスタ差動増幅器の動作特
性を活かして広い範囲で動作させ得る比較器回路
を得ることができ、特にカメラ等のように比較的
低い電圧が電源として用いられる回路について大
きいダイナミツクレンジを得ることができ、すぐ
れた効果を発揮する。
増幅器とNPNトランジスタ差動増幅器の動作特
性を活かして広い範囲で動作させ得る比較器回路
を得ることができ、特にカメラ等のように比較的
低い電圧が電源として用いられる回路について大
きいダイナミツクレンジを得ることができ、すぐ
れた効果を発揮する。
図は本発明による一実施例を示す回路図であ
る。 １：NPNトランジスタ差動増幅器、２：PNP
トランジスタ差動増幅器、Q1Q3Q6Q7Q8Q12Q15：
NPNトランジスタ、
Q2Q4Q5Q9Q10Q11Q13Q14Q16：PNPトランジスタ。
る。 １：NPNトランジスタ差動増幅器、２：PNP
トランジスタ差動増幅器、Q1Q3Q6Q7Q8Q12Q15：
NPNトランジスタ、
Q2Q4Q5Q9Q10Q11Q13Q14Q16：PNPトランジスタ。
Claims (1)
- １ 非反転端子及び反転端子に共通の入力信号が
与えられてなるPNPトランジスタで構成された
第１差動増幅器及びNPNトランジスタで構成さ
れた第２差動増幅器と、該第１及び第２差動増幅
器よりの出力電流を合成して上記入力信号の比較
結果を示す出力信号を出力する電流合成出力回路
とを設けて成ることを特徴とする比較器回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19338781A JPS5894225A (ja) | 1981-11-30 | 1981-11-30 | 比較器回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19338781A JPS5894225A (ja) | 1981-11-30 | 1981-11-30 | 比較器回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5894225A JPS5894225A (ja) | 1983-06-04 |
| JPH0347607B2 true JPH0347607B2 (ja) | 1991-07-19 |
Family
ID=16307082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19338781A Granted JPS5894225A (ja) | 1981-11-30 | 1981-11-30 | 比較器回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894225A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0623997B1 (en) * | 1993-05-07 | 1998-08-12 | STMicroelectronics S.r.l. | Hysteresis comparator working with a low voltage supply |
-
1981
- 1981-11-30 JP JP19338781A patent/JPS5894225A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5894225A (ja) | 1983-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2310777A (en) | Linear transconductance amplifier operable at low supply voltages and a multiplier | |
| US4558287A (en) | Signal processing circuit | |
| GB2066601A (en) | Electrically variable impedance circuit with feedback comppensation | |
| JPS631833B2 (ja) | ||
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
| JPH0347607B2 (ja) | ||
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| EP0812062B1 (en) | Gain-variable amplifier with wide control range | |
| US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JPH0527282B2 (ja) | ||
| JPH0462608B2 (ja) | ||
| JPH0328581Y2 (ja) | ||
| JPS6234283B2 (ja) | ||
| KR950003354B1 (ko) | 저 오프셋 레벨 쉬프트 증폭기 | |
| JPS59185007A (ja) | フイ−ドバツク回路 | |
| JPS6161286B2 (ja) | ||
| JPS5996915U (ja) | 利得制御増幅器 | |
| JPH0918297A (ja) | ヒステリシス付きコンパレータ | |
| JPH04215315A (ja) | レベルシフト回路 | |
| JPS63294113A (ja) | ヒステリシスコンパレ−タ | |
| JPH0543210B2 (ja) | ||
| JPS6349826B2 (ja) | ||
| JPH0512798B2 (ja) |