JPH0347761B2 - - Google Patents
Info
- Publication number
- JPH0347761B2 JPH0347761B2 JP59141375A JP14137584A JPH0347761B2 JP H0347761 B2 JPH0347761 B2 JP H0347761B2 JP 59141375 A JP59141375 A JP 59141375A JP 14137584 A JP14137584 A JP 14137584A JP H0347761 B2 JPH0347761 B2 JP H0347761B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- transistor element
- chip
- drain
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は発振器に使用する発振用トランジスタ
素子に関するものである。
素子に関するものである。
発振器に使用する発振用トランジスタ素子は、
発振用のトランジスタチツプをパツケージに実装
したものである。
発振用のトランジスタチツプをパツケージに実装
したものである。
第１図はトランジスタチツプとしてFETチツ
プを用いた場合における従来の発振用トランジス
タ素子の構成を示した図であつて、ａはキヤツプ
を外して上部から見た図、ｂはａ図の中央AA′で
切断した一部断面図である。第１図において、１
はパツケージ、２はパツケージのゲート電極リー
ド線、３はパツケージの引出し電極、４はゲート
側ボンデイングワイアー、５はドレイン側ワイア
ー、６はFETチツプ、７，８，９はそれぞれ
FETチツプのゲート電極、ドレイン電極、ソー
ス電極、１０はパツケージのソース電極、１１は
パツケージのドレイン電極リードワイアーであ
る。
プを用いた場合における従来の発振用トランジス
タ素子の構成を示した図であつて、ａはキヤツプ
を外して上部から見た図、ｂはａ図の中央AA′で
切断した一部断面図である。第１図において、１
はパツケージ、２はパツケージのゲート電極リー
ド線、３はパツケージの引出し電極、４はゲート
側ボンデイングワイアー、５はドレイン側ワイア
ー、６はFETチツプ、７，８，９はそれぞれ
FETチツプのゲート電極、ドレイン電極、ソー
ス電極、１０はパツケージのソース電極、１１は
パツケージのドレイン電極リードワイアーであ
る。
第２図は上記のトランジスタ素子（パツケージ
入りFET）を帯域反射型発振器用にドレイン接
地で使用した場合の回路構成を示す図である。こ
の場合本来のドレインをソースに、本来のソース
をドレインに使用しているが、実際にはよく使用
されている回路である。図においてＳはソース、
Ｄはドレイン、Ｇはゲート、Ｌ（L1とL2の総称、
以下同様）はチヨークコイル、Ｒはバイアス抵抗
であり、１２は第１図のパツケージ入りFET素
子である。
入りFET）を帯域反射型発振器用にドレイン接
地で使用した場合の回路構成を示す図である。こ
の場合本来のドレインをソースに、本来のソース
をドレインに使用しているが、実際にはよく使用
されている回路である。図においてＳはソース、
Ｄはドレイン、Ｇはゲート、Ｌ（L1とL2の総称、
以下同様）はチヨークコイル、Ｒはバイアス抵抗
であり、１２は第１図のパツケージ入りFET素
子である。
第３図は第２図の回路の等価回路を示す図であ
る。第３図において、LGはゲート側ボンデイン
グワイアーのインダクタンス、CGはパツケージ
のゲート引出し電極容量、LSはソース側ボンデイ
ングワイアーのインダクタンス、CSはパツケージ
のソース引出し電極容量、YSはDCバイアスフイ
ードラインのサセプタンスである。また、FET
チツプ６の等価回路は、一般によく使用される簡
略化モデルである。このような構成において、ゲ
ートからみたインピーダンスZioが負性抵抗を示
せばこのFETチツプ６は発振可能となる。従来
使用してきたトランジスタ素子における代表的な
値は、LG≒LS≒0.2〜0.5nH、CG≒CS≒0.3〜0.6PF
である。実際に存在するFETチツプ６の内部定
数を入れてパツケージ入りFET１２のゲートか
ら見たインピーダンスZioを計算すると、Ｙ帯以
上では外部サセプタンスYSを適切な値にしない
と負性抵抗を示さない。また、外部サセプタンス
YSを選んで負性抵抗が得られた場合でも、位相
回転はＸ帯以上では非常に速い。トランジスタ素
子のゲートからみたインピーダンスZioを実測し
た場合にも、ほぼ同じ傾向が得られる。従つて、
従来のトランジスタ素子をＸ帯以上で発振器用に
使用した場合、外部サセプタンスYSの調整が必
要であるし、また、Zioの位相回転が速いので、
広帯域に渡つて安定に発振させることが困難であ
つた。
る。第３図において、LGはゲート側ボンデイン
グワイアーのインダクタンス、CGはパツケージ
のゲート引出し電極容量、LSはソース側ボンデイ
ングワイアーのインダクタンス、CSはパツケージ
のソース引出し電極容量、YSはDCバイアスフイ
ードラインのサセプタンスである。また、FET
チツプ６の等価回路は、一般によく使用される簡
略化モデルである。このような構成において、ゲ
ートからみたインピーダンスZioが負性抵抗を示
せばこのFETチツプ６は発振可能となる。従来
使用してきたトランジスタ素子における代表的な
値は、LG≒LS≒0.2〜0.5nH、CG≒CS≒0.3〜0.6PF
である。実際に存在するFETチツプ６の内部定
数を入れてパツケージ入りFET１２のゲートか
ら見たインピーダンスZioを計算すると、Ｙ帯以
上では外部サセプタンスYSを適切な値にしない
と負性抵抗を示さない。また、外部サセプタンス
YSを選んで負性抵抗が得られた場合でも、位相
回転はＸ帯以上では非常に速い。トランジスタ素
子のゲートからみたインピーダンスZioを実測し
た場合にも、ほぼ同じ傾向が得られる。従つて、
従来のトランジスタ素子をＸ帯以上で発振器用に
使用した場合、外部サセプタンスYSの調整が必
要であるし、また、Zioの位相回転が速いので、
広帯域に渡つて安定に発振させることが困難であ
つた。
したがつて本発明の目的は、Ｘ帯以上において
も、外部回路の調整が不要で、而も安定に且つ広
帯域な周波数範囲に亘つて発振させることができ
る発振用トランジスタ素子を得ようとするもので
ある。
も、外部回路の調整が不要で、而も安定に且つ広
帯域な周波数範囲に亘つて発振させることができ
る発振用トランジスタ素子を得ようとするもので
ある。
本発明によれば、発振用のトランジスタチツプ
をパツケージに実装したトランジスタ素子におい
て、前記パツケージ内に前記トランジスタチツプ
と並んで、上面に、前記トランジスタチツプの出
力電極と前記パツケージの出力引出しリード電極
の間に電気的に接続され、使用周波数帯にて高イ
ンピーダンスとなる量のインダクタンスが得られ
るような伸長された等価ライン長を形成した絶縁
板を設けたことを特徴とする発振用トランジスタ
素子が得られる。
をパツケージに実装したトランジスタ素子におい
て、前記パツケージ内に前記トランジスタチツプ
と並んで、上面に、前記トランジスタチツプの出
力電極と前記パツケージの出力引出しリード電極
の間に電気的に接続され、使用周波数帯にて高イ
ンピーダンスとなる量のインダクタンスが得られ
るような伸長された等価ライン長を形成した絶縁
板を設けたことを特徴とする発振用トランジスタ
素子が得られる。
第４図は本発明の一実施例の構成をパツケージ
カバーを取除いて示した図である。第１図と同じ
ものには同じ参照数字を付してある。第４図にお
いて、２１はアルミナセラミツク絶縁板、２２は
ボンデインググランド用導体パターン、２３はボ
ンデイングワイアーである。本発明のトランジス
タ素子をドレイン接地で使用した等価回路は、全
体としては従来と同様第３図で示される。しかし
個々についていえば、ドレイン側ボンデイングワ
イアー５のインダクタンスLSとしてＸ帯以上で高
インピーダンスとなる４〜5nH以上のものを設け
ている。またゲート側ボンデイングワイアー４の
インダクタンスLGは、FETチツプ６のゲート側
の電極容量CGDに対応して値を決めている。一例
としてCG≒0.4PF前後のFETチツプを使用し、CG
≒0.4PF前後のFETチツプを用いた場合、LG≒
0.3nH前後となるようなボンデイングワイアー４
を設けている。以上の定数により、Zioを計算す
ると、位相回転がＸ帯以上でも小さく、利得も発
振器用として十分な値が得られる。特に、LSの大
きな値による効果として、FETチツプのドレイ
ン電極８とパツケージのドレインリード１１間が
高周波的に絶縁されているため、外部回路のサセ
プタンスYSの影響を受けにくい。
カバーを取除いて示した図である。第１図と同じ
ものには同じ参照数字を付してある。第４図にお
いて、２１はアルミナセラミツク絶縁板、２２は
ボンデインググランド用導体パターン、２３はボ
ンデイングワイアーである。本発明のトランジス
タ素子をドレイン接地で使用した等価回路は、全
体としては従来と同様第３図で示される。しかし
個々についていえば、ドレイン側ボンデイングワ
イアー５のインダクタンスLSとしてＸ帯以上で高
インピーダンスとなる４〜5nH以上のものを設け
ている。またゲート側ボンデイングワイアー４の
インダクタンスLGは、FETチツプ６のゲート側
の電極容量CGDに対応して値を決めている。一例
としてCG≒0.4PF前後のFETチツプを使用し、CG
≒0.4PF前後のFETチツプを用いた場合、LG≒
0.3nH前後となるようなボンデイングワイアー４
を設けている。以上の定数により、Zioを計算す
ると、位相回転がＸ帯以上でも小さく、利得も発
振器用として十分な値が得られる。特に、LSの大
きな値による効果として、FETチツプのドレイ
ン電極８とパツケージのドレインリード１１間が
高周波的に絶縁されているため、外部回路のサセ
プタンスYSの影響を受けにくい。
第５図は本発明の構成によるトランジスタ素子
のドレイン接地でのゲートからみたインピーダン
スZioを実測した結果を実線Ａ（測定点はΓ印）で
示した図（１／Ｐプレーン）である。この図には
同時に従来構成のトランジスタ素子の実測値を破
線Ｂ（測定点は×印）で示してある。両者の特性
を比較するとすぐ分るように、特にＸ帯以上にお
いて特性の改善に著しい差があることが分る。
のドレイン接地でのゲートからみたインピーダン
スZioを実測した結果を実線Ａ（測定点はΓ印）で
示した図（１／Ｐプレーン）である。この図には
同時に従来構成のトランジスタ素子の実測値を破
線Ｂ（測定点は×印）で示してある。両者の特性
を比較するとすぐ分るように、特にＸ帯以上にお
いて特性の改善に著しい差があることが分る。
第６図は第４図のアルミセラミツクス板２１と
同じ絶縁板２１′に、ボンデイングワイアー２３
の代りに微細導体パターン２４を使用した例を示
している。この場合でも前記の実施例と全く同じ
ようにインピーダンスZioの改善効果が得られる。
同じ絶縁板２１′に、ボンデイングワイアー２３
の代りに微細導体パターン２４を使用した例を示
している。この場合でも前記の実施例と全く同じ
ようにインピーダンスZioの改善効果が得られる。
第７図は３つの絶縁板２５，２５′，２５″を設
け、これをボンデイングワイアー２６で結んだ他
の例を示した図である。これは構造上単一の基板
が使用できないときに用いるもので、機能的には
第４図の場合と全く同じである。
け、これをボンデイングワイアー２６で結んだ他
の例を示した図である。これは構造上単一の基板
が使用できないときに用いるもので、機能的には
第４図の場合と全く同じである。
以上の説明から分るように、Ｘ帯以上の発振器
においては、本発明によるトランジスタ素子を使
用すれば、容易に広帯域に亘つて安定な発振を得
ることができる。
においては、本発明によるトランジスタ素子を使
用すれば、容易に広帯域に亘つて安定な発振を得
ることができる。
第１図は従来の発振用トランジスタ素子の構成
を示した図、第２図は第１図のトランジスタ素子
をドレイン接地で使用する場合の回路構成を示す
図、第３図は第２図の回路の等価回路を示す図、
第４図は本発明の一実施例の構成をパツケージカ
バーを取り除いて示した図、第５図は第４図のよ
うなトランジスタ素子のドレイン接地でのゲート
からみたインピーダンスZioの実測値を従来のも
のと比較して示した図、第６図は本発明のトラン
ジスタ素子に用いる、伸長された等価ライン長を
形成した絶縁板の他の例を示した図、第７図は同
じく複数の絶縁板を設け、これにボンデイングワ
イアーを施した図である。 記号の説明：１はパツケージ、２はゲート電極
リードワイアー、３は引出しリード電極、６は
FETチツプ、７はゲート電極、８はドレイン電
極、１１はドレイン電極リードワイアー、１２は
パツケージ入りFET、２１と２１′はアルミセラ
ミツク基板（絶縁板）、２３はボンデイングワイ
アー、２４は微細導体パターン、２５，２５′，
２５″は絶縁板をそれぞれ示している。
を示した図、第２図は第１図のトランジスタ素子
をドレイン接地で使用する場合の回路構成を示す
図、第３図は第２図の回路の等価回路を示す図、
第４図は本発明の一実施例の構成をパツケージカ
バーを取り除いて示した図、第５図は第４図のよ
うなトランジスタ素子のドレイン接地でのゲート
からみたインピーダンスZioの実測値を従来のも
のと比較して示した図、第６図は本発明のトラン
ジスタ素子に用いる、伸長された等価ライン長を
形成した絶縁板の他の例を示した図、第７図は同
じく複数の絶縁板を設け、これにボンデイングワ
イアーを施した図である。 記号の説明：１はパツケージ、２はゲート電極
リードワイアー、３は引出しリード電極、６は
FETチツプ、７はゲート電極、８はドレイン電
極、１１はドレイン電極リードワイアー、１２は
パツケージ入りFET、２１と２１′はアルミセラ
ミツク基板（絶縁板）、２３はボンデイングワイ
アー、２４は微細導体パターン、２５，２５′，
２５″は絶縁板をそれぞれ示している。
Claims (1)
- １ 発振用のトランジスタチツプをパツケージに
実装したトランジスタ素子において、前記パツケ
ージ内に前記トランジスタチツプと並んで、上面
に、前記トランジスタチツプの出力電極と前記パ
ツケージの出力引出しリード電極の間に電気的に
接続され、使用周波数帯にて高インピーダンスと
なる量ののインダクタンスを得られるような伸長
された等価ライン長を形成した絶縁板を設けたこ
とを特徴とする発振用トランジスタ素子。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59141375A JPS6122656A (ja) | 1984-07-10 | 1984-07-10 | 発振用トランジスタ素子 |
| CA000486502A CA1238720A (en) | 1984-07-10 | 1985-07-09 | Transistor devices for microwave oscillator elements |
| DE8585108542T DE3570950D1 (en) | 1984-07-10 | 1985-07-09 | Transistor devices for microwave oscillator elements |
| EP85108542A EP0174457B1 (en) | 1984-07-10 | 1985-07-09 | Transistor devices for microwave oscillator elements |
| AU44750/85A AU570808B2 (en) | 1984-07-10 | 1985-07-10 | Transistor devices for microwave oscillator elements |
| US07/129,390 US4841353A (en) | 1984-07-10 | 1987-11-24 | Transistor devices for microwave oscillator elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59141375A JPS6122656A (ja) | 1984-07-10 | 1984-07-10 | 発振用トランジスタ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6122656A JPS6122656A (ja) | 1986-01-31 |
| JPH0347761B2 true JPH0347761B2 (ja) | 1991-07-22 |
Family
ID=15290531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59141375A Granted JPS6122656A (ja) | 1984-07-10 | 1984-07-10 | 発振用トランジスタ素子 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4841353A (ja) |
| EP (1) | EP0174457B1 (ja) |
| JP (1) | JPS6122656A (ja) |
| AU (1) | AU570808B2 (ja) |
| CA (1) | CA1238720A (ja) |
| DE (1) | DE3570950D1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63132505A (ja) * | 1986-11-24 | 1988-06-04 | Mitsubishi Electric Corp | 半導体装置 |
| FR2608318B1 (fr) * | 1986-12-16 | 1989-06-16 | Thomson Semiconducteurs | Dispositif semi-conducteur a faible bruit en hyperfrequence, monte dans un boitier |
| GB2220113B (en) * | 1988-06-22 | 1992-02-12 | Philips Electronic Associated | Microwave oscillator devices |
| GB2223896A (en) * | 1988-10-12 | 1990-04-18 | Philips Electronic Associated | Radio receivers |
| US5126827A (en) * | 1991-01-17 | 1992-06-30 | Avantek, Inc. | Semiconductor chip header having particular surface metallization |
| FR2710192B1 (fr) * | 1991-07-29 | 1996-01-26 | Gen Electric | Composant micro-onde ayant des caractéristiques fonctionnelles ajustées et procédé d'ajustement. |
| DE4134753A1 (de) * | 1991-10-22 | 1993-04-29 | Aeg Mobile Communication | Breitbandige hochfrequenz-schaltungsanordnung |
| US5235300A (en) * | 1992-03-16 | 1993-08-10 | Trw Inc. | Millimeter module package |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3969752A (en) * | 1973-12-03 | 1976-07-13 | Power Hybrids, Inc. | Hybrid transistor |
| JPS55102292A (en) * | 1979-01-29 | 1980-08-05 | Nippon Electric Co | High frequency high output transistor amplifier |
| JPS55151372A (en) * | 1979-05-16 | 1980-11-25 | Nec Corp | Ultrahigh frequency semiconductor device |
| JPS56155575A (en) * | 1980-04-30 | 1981-12-01 | Mitsubishi Electric Corp | Internal matching semiconductor element |
| JPS6035843B2 (ja) * | 1980-07-21 | 1985-08-16 | 富士通株式会社 | キヤパシタ |
| JPS57115852A (en) * | 1981-01-10 | 1982-07-19 | Mitsubishi Electric Corp | Microwave transistor mount |
| JPS58124304A (ja) * | 1982-01-20 | 1983-07-23 | Toshiba Corp | マイクロ波発振器 |
-
1984
- 1984-07-10 JP JP59141375A patent/JPS6122656A/ja active Granted
-
1985
- 1985-07-09 DE DE8585108542T patent/DE3570950D1/de not_active Expired
- 1985-07-09 CA CA000486502A patent/CA1238720A/en not_active Expired
- 1985-07-09 EP EP85108542A patent/EP0174457B1/en not_active Expired
- 1985-07-10 AU AU44750/85A patent/AU570808B2/en not_active Ceased
-
1987
- 1987-11-24 US US07/129,390 patent/US4841353A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4841353A (en) | 1989-06-20 |
| JPS6122656A (ja) | 1986-01-31 |
| AU4475085A (en) | 1986-01-16 |
| EP0174457A1 (en) | 1986-03-19 |
| DE3570950D1 (en) | 1989-07-13 |
| CA1238720A (en) | 1988-06-28 |
| AU570808B2 (en) | 1988-03-24 |
| EP0174457B1 (en) | 1989-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3784883A (en) | Transistor package | |
| JP2673993B2 (ja) | 表面弾性波装置 | |
| US3683241A (en) | Radio frequency transistor package | |
| US5235240A (en) | Electrodes and their lead structures of an ultrathin piezoelectric resonator | |
| JPH0766949B2 (ja) | Ｉｃパッケージ | |
| JPH0347761B2 (ja) | ||
| JPS6157715B2 (ja) | ||
| JP2004056601A (ja) | 圧電振動子およびその製造方法 | |
| JPH05121458A (ja) | 半導体集積回路 | |
| JP2520511B2 (ja) | 高周波半導体装置 | |
| JPS6129155B2 (ja) | ||
| JPS6043022B2 (ja) | マイクロ波装置モジュ−ル | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPS5910075B2 (ja) | 電界効果型トランジスタ | |
| JPS63174342A (ja) | 高周波半導体用外囲器 | |
| JP2507016B2 (ja) | 共振器 | |
| JPS6133623Y2 (ja) | ||
| JPH05308207A (ja) | 高周波用半導体パッケージ | |
| JPS6114671B2 (ja) | ||
| JPS631448Y2 (ja) | ||
| JPH0363315B2 (ja) | ||
| RU1417721C (ru) | Мощный бипол рный генераторный СВЧ-транзистор | |
| JPS6142149A (ja) | 半導体装置 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JPH0262064A (ja) | セラミックパッケージ |