JPH0347769B2 - - Google Patents
Info
- Publication number
- JPH0347769B2 JPH0347769B2 JP58153670A JP15367083A JPH0347769B2 JP H0347769 B2 JPH0347769 B2 JP H0347769B2 JP 58153670 A JP58153670 A JP 58153670A JP 15367083 A JP15367083 A JP 15367083A JP H0347769 B2 JPH0347769 B2 JP H0347769B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- amplifier
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はプツシユプル電力増幅器のバイアス制
御回路に関する。
御回路に関する。
従来、AB級及びB級プツシユプル電力増幅器
では、出力段トランジスタのクロスオーバー歪を
避けるためのアイドリング電流は、1対の駆動段
トランジスタのベース間の電圧を調整することに
よつて設定されていた。
では、出力段トランジスタのクロスオーバー歪を
避けるためのアイドリング電流は、1対の駆動段
トランジスタのベース間の電圧を調整することに
よつて設定されていた。
このような従来のプツシユプル電力増幅器の構
成例について、第1図を参照しながら説明する。
第1図において、2はpnp型の前駆動段トランジ
スタであつて、入力信号端子1がそのベースに接
続される。トランジスタ2のエミツタが第1の正
電源端子3に接続され、そのコレクタがバイアス
調整用半固定抵抗器5、同一方向に直列接続され
た複数のダイオード6及び定電流源7の直列回路
を通じて第1の負電源端子4に接続されている。
複数のダイオード6全体の順方向電圧降下及び半
固定抵抗器5の電圧降下の総和がバイアス用電圧
として、駆動段のnpn型トランジスタ8及びpnp
型トランジスタ9の各ベース間に供給される。駆
動段の両トランンジスタ8及び9には、それぞれ
同じ導電型の出力トランジスタ10及び11がダ
ーリントン接続されており、第2の正負の電源端
子12及び13がnpn型トランジスタ8及び10
並びにpnp型トランジスタ9及び11の各コレク
タにそれぞれ接続されると共に、出力トランジス
タ10及び11の各エミツタにはそれぞれエミツ
タ抵抗器14及び15が接続され、両抵抗器14
及び15の接続中点より出力端子16が導出さ
れ、これに負荷抵抗器17が接続されてコンプリ
メンタリ・プツシユプル電力増幅器が構成され
る。
成例について、第1図を参照しながら説明する。
第1図において、2はpnp型の前駆動段トランジ
スタであつて、入力信号端子1がそのベースに接
続される。トランジスタ2のエミツタが第1の正
電源端子3に接続され、そのコレクタがバイアス
調整用半固定抵抗器5、同一方向に直列接続され
た複数のダイオード6及び定電流源7の直列回路
を通じて第1の負電源端子4に接続されている。
複数のダイオード6全体の順方向電圧降下及び半
固定抵抗器5の電圧降下の総和がバイアス用電圧
として、駆動段のnpn型トランジスタ8及びpnp
型トランジスタ9の各ベース間に供給される。駆
動段の両トランンジスタ8及び9には、それぞれ
同じ導電型の出力トランジスタ10及び11がダ
ーリントン接続されており、第2の正負の電源端
子12及び13がnpn型トランジスタ8及び10
並びにpnp型トランジスタ9及び11の各コレク
タにそれぞれ接続されると共に、出力トランジス
タ10及び11の各エミツタにはそれぞれエミツ
タ抵抗器14及び15が接続され、両抵抗器14
及び15の接続中点より出力端子16が導出さ
れ、これに負荷抵抗器17が接続されてコンプリ
メンタリ・プツシユプル電力増幅器が構成され
る。
上述のような電力増幅器では、複数のダイオー
ド6は両出力トランジスタ10及び11と熱的に
結合して、バイアス電流の温度補償が行なわれて
いるが、個別のトランジスタ及びダイオード等で
構成された電力増幅器の場合、完全な熱結合状態
を実現することは困難であつた。その結果、電力
増幅器の電源投入から出力トランジスタのアイド
リンング電流が所定値に到達するまでに長時間を
要したり、電力増幅器の出力の変化に伴つて、出
力トランジスタの温度が変化し、そのアイドリン
グ電流が変動するという欠点があつた。
ド6は両出力トランジスタ10及び11と熱的に
結合して、バイアス電流の温度補償が行なわれて
いるが、個別のトランジスタ及びダイオード等で
構成された電力増幅器の場合、完全な熱結合状態
を実現することは困難であつた。その結果、電力
増幅器の電源投入から出力トランジスタのアイド
リンング電流が所定値に到達するまでに長時間を
要したり、電力増幅器の出力の変化に伴つて、出
力トランジスタの温度が変化し、そのアイドリン
グ電流が変動するという欠点があつた。
本発明は、かゝる点に鑑み、熱結合によること
なく出力トランジスタのアイドリング電流の変動
を除去することのできるバイアス制御回路を提供
することを目的とする。
なく出力トランジスタのアイドリング電流の変動
を除去することのできるバイアス制御回路を提供
することを目的とする。
以下、第2図及び第3図を参照しながら、本発
明による増幅器のバイアス制御回路路の一実施例
について説明しよう。この第2図において、第1
図に対応する部分には同一の符号を付して重複説
明を省略する。
明による増幅器のバイアス制御回路路の一実施例
について説明しよう。この第2図において、第1
図に対応する部分には同一の符号を付して重複説
明を省略する。
第2図において、18はアイドリング電流検知
回路を示し、このアイドリング電流検知回路18
は電力増幅器の出力トランジスタ10及び11の
各エミツタにそれぞれ接続された検知増幅器19
及び20から構成され、両増幅器19及び20の
各出力端子は選択回路23を構成する、コレクタ
及びエミツタがそれぞれ並列接続されたPnPトラ
ンジスタ24及び25の各ベースに接続される。
選択回路23の出力はピークホールド回路PHの
npnトランジスタ27のベースに供給される。3
0は比較回路を示し、この比較回路30は比較器
31並びに正負の浮動電源端子32及び33間に
接続された抵抗分圧器から成り、この分圧器によ
つて設定される基準電圧とピークホールド回路
PHの出力とを比較する。なお、両電源端子32
及び33と電力増幅器の出力端子16との間はそ
れぞれ大容量のコンデンサ34及び35によつて
接続される。39はバイアス電圧供給回路を示
し、このバイアス電圧供給回路39は比較回路3
0の出力の位相を分割するpnpトランジスタ4
0、並びにトランジスタ40のエミツタ側及びコ
レクタ側にそれぞれ接続されたpnp及びnpnトラ
ンジスタ43及び44を含み、トランジスタ43
及び44の各コレクタがそれぞれ電力増幅器の駆
動トランジスタ8及び9のベースに接続されてい
る。
回路を示し、このアイドリング電流検知回路18
は電力増幅器の出力トランジスタ10及び11の
各エミツタにそれぞれ接続された検知増幅器19
及び20から構成され、両増幅器19及び20の
各出力端子は選択回路23を構成する、コレクタ
及びエミツタがそれぞれ並列接続されたPnPトラ
ンジスタ24及び25の各ベースに接続される。
選択回路23の出力はピークホールド回路PHの
npnトランジスタ27のベースに供給される。3
0は比較回路を示し、この比較回路30は比較器
31並びに正負の浮動電源端子32及び33間に
接続された抵抗分圧器から成り、この分圧器によ
つて設定される基準電圧とピークホールド回路
PHの出力とを比較する。なお、両電源端子32
及び33と電力増幅器の出力端子16との間はそ
れぞれ大容量のコンデンサ34及び35によつて
接続される。39はバイアス電圧供給回路を示
し、このバイアス電圧供給回路39は比較回路3
0の出力の位相を分割するpnpトランジスタ4
0、並びにトランジスタ40のエミツタ側及びコ
レクタ側にそれぞれ接続されたpnp及びnpnトラ
ンジスタ43及び44を含み、トランジスタ43
及び44の各コレクタがそれぞれ電力増幅器の駆
動トランジスタ8及び9のベースに接続されてい
る。
なお、第2図において無符号の抵抗器は個別の
回路の動作点設定、もしくは個別回路間のインピ
ーダンス整合に用いられる。
回路の動作点設定、もしくは個別回路間のインピ
ーダンス整合に用いられる。
次に本例の更に詳細な説明を動作と共に説明す
る。電力増幅器に正弦波信号が入力されると、出
力トランジスタ10及び11には正及び負の半サ
イクル毎にそれぞれコレクタ電流i10及びi11が流
れ、両エミツタ抵抗器14及び15には、その抵
抗値をREとして、それぞれ第3図Aに示すよう
な正の半サイクルの電圧e14=i10RE及び負の半サ
イクルの電圧e15=i11REが生ずる。
る。電力増幅器に正弦波信号が入力されると、出
力トランジスタ10及び11には正及び負の半サ
イクル毎にそれぞれコレクタ電流i10及びi11が流
れ、両エミツタ抵抗器14及び15には、その抵
抗値をREとして、それぞれ第3図Aに示すよう
な正の半サイクルの電圧e14=i10RE及び負の半サ
イクルの電圧e15=i11REが生ずる。
電圧e14は検知増幅器19の非反転入力端子1
9aに供給される。この増幅器19は利得Aが高
く、また後述するようにツエナーダイオード21
による振幅制限を行なつているので、増幅器19
の出力電圧e19は、第3図Bに示すように、半サ
イクル毎の正の台形波となる。
9aに供給される。この増幅器19は利得Aが高
く、また後述するようにツエナーダイオード21
による振幅制限を行なつているので、増幅器19
の出力電圧e19は、第3図Bに示すように、半サ
イクル毎の正の台形波となる。
一方、電圧e15は検知増幅器20の反転入力端
子20bに供給される。この増幅器20は増幅器
19と同様に振幅制限を行なつており、負帰還ル
ープの半固定抵抗器20sによつて、増幅器19
と同一の利得を有する様に設定されている。従つ
て、増幅器20の出力電圧e20は、第3図Bの負
の台形波を反転した、第3図Bに破線で示すよう
な、半サイクルの正の台形となる。
子20bに供給される。この増幅器20は増幅器
19と同様に振幅制限を行なつており、負帰還ル
ープの半固定抵抗器20sによつて、増幅器19
と同一の利得を有する様に設定されている。従つ
て、増幅器20の出力電圧e20は、第3図Bの負
の台形波を反転した、第3図Bに破線で示すよう
な、半サイクルの正の台形となる。
こゝで、入力正弦波信号が正から負に変る零ク
ロス点t0の近傍で両検知増幅器19及び20の入
力及び出力について第3図Cを参照しながら説明
する。
ロス点t0の近傍で両検知増幅器19及び20の入
力及び出力について第3図Cを参照しながら説明
する。
電力増幅器の出力トランジスタ10のコレクタ
電流i10はt0を過ぎた時点taに至つて漸く遮断さ
れ、トランジスタ11のコレクタ電流i11はt0より
前の時点tbから流れ始めている。そしてt0時点に
おいては、両コレクタ電流の値i100とi110は絶対値
が等しく方向が逆であるので、負荷抵抗器17に
出力電流は流れない。即ち、t0時点における出力
トランジスタのコレクタ電流i100及びi110がアイド
リング電流である。従つて、両エミツタ抵抗器1
4及び15に生ずる電圧e14及びe15は第3図Cに
おいてそれぞれ実線で示したように変化し、負荷
抵抗器17には、同じく1点鎖線で示したよう
な、出力電圧e17が生ずる。そして、t0時点にお
ける両検知増幅器19及び20の入力電圧の値
e140及びe150は出力ランジスタのアイドリング電
流に対応する。
電流i10はt0を過ぎた時点taに至つて漸く遮断さ
れ、トランジスタ11のコレクタ電流i11はt0より
前の時点tbから流れ始めている。そしてt0時点に
おいては、両コレクタ電流の値i100とi110は絶対値
が等しく方向が逆であるので、負荷抵抗器17に
出力電流は流れない。即ち、t0時点における出力
トランジスタのコレクタ電流i100及びi110がアイド
リング電流である。従つて、両エミツタ抵抗器1
4及び15に生ずる電圧e14及びe15は第3図Cに
おいてそれぞれ実線で示したように変化し、負荷
抵抗器17には、同じく1点鎖線で示したよう
な、出力電圧e17が生ずる。そして、t0時点にお
ける両検知増幅器19及び20の入力電圧の値
e140及びe150は出力ランジスタのアイドリング電
流に対応する。
時点t0の近傍における電圧e14及びe15は低レベ
ルであるから、共に両検知増幅器19及び20に
おいて振幅制限されることなく直線的に増幅さ
れ、負極性の電圧e15のみが反転されるので、両
増幅器19及び20の出力は、第3図Cにおいて
実線で示した曲線e14及び破線で示した曲線15に
夫々相似となる。
ルであるから、共に両検知増幅器19及び20に
おいて振幅制限されることなく直線的に増幅さ
れ、負極性の電圧e15のみが反転されるので、両
増幅器19及び20の出力は、第3図Cにおいて
実線で示した曲線e14及び破線で示した曲線15に
夫々相似となる。
上述のような両検知増幅器19及び20の出力
電圧が選択回路23のpnpトランジスタ24,2
5のベースにそれぞれ供給されると、tb時点から
to時点までの前期間は、増幅器20の出力(反転
電圧15相当)の方が増幅器19の出力(電圧
e14相当)よりも低レベルであるから、トラン
ジスタ25がオン状態となる。また、to時点から
ta時点までの時点までの後期間では、増幅器19
の出力の方が増幅器20の出力よりも低レベルで
あるから、トランジスタ24がオン状態となる。
従つて、両トランジスタ24,25のエミツタ電
圧、即ち、選択回路23の出力は、両増幅器1
9,20の出力のうち、低レベルの方に択一的に
追従し、第3図Cに太線で示すように、時点t0に
おいて最大となる。ランジスタ27、抵抗器28
及びコンデンサ29から構成されるピークホール
ド回路PHはこの最大のエミツタ電圧レベルをホ
ールドするが、前述のように、時点t0における両
検知増幅器19及び20の入力電圧、従つて出力
電圧は出力トランジスタ10及び11のアイドリ
ング電流に対応しているので、ピークホールド回
路PHのホールド電圧も当然アイドリング電流に
対応する。なおピークホールド回路PHの時定数
は電力増幅器の低域遮断周波数に比べて充分大き
く設定される。
電圧が選択回路23のpnpトランジスタ24,2
5のベースにそれぞれ供給されると、tb時点から
to時点までの前期間は、増幅器20の出力(反転
電圧15相当)の方が増幅器19の出力(電圧
e14相当)よりも低レベルであるから、トラン
ジスタ25がオン状態となる。また、to時点から
ta時点までの時点までの後期間では、増幅器19
の出力の方が増幅器20の出力よりも低レベルで
あるから、トランジスタ24がオン状態となる。
従つて、両トランジスタ24,25のエミツタ電
圧、即ち、選択回路23の出力は、両増幅器1
9,20の出力のうち、低レベルの方に択一的に
追従し、第3図Cに太線で示すように、時点t0に
おいて最大となる。ランジスタ27、抵抗器28
及びコンデンサ29から構成されるピークホール
ド回路PHはこの最大のエミツタ電圧レベルをホ
ールドするが、前述のように、時点t0における両
検知増幅器19及び20の入力電圧、従つて出力
電圧は出力トランジスタ10及び11のアイドリ
ング電流に対応しているので、ピークホールド回
路PHのホールド電圧も当然アイドリング電流に
対応する。なおピークホールド回路PHの時定数
は電力増幅器の低域遮断周波数に比べて充分大き
く設定される。
アイドリング電流に対応するピークホールド電
圧e27は比較器31の非反転入力端子31aに供
給される。一方、正負の浮動電源端子32及び3
3間に、抵抗器36、可変抵抗器37及び抵抗器
38から成る抵抗分圧器が接続され、この可変抵
抗器37から基準電圧Vrが比較器の反転入力端
子31bに供給されて、ピークホールド電圧e27
と比較され、e27>Vrの場合は比較器31の出力
電圧e31が高くなり、e27<Vrの場合はe31が低く
なる。
圧e27は比較器31の非反転入力端子31aに供
給される。一方、正負の浮動電源端子32及び3
3間に、抵抗器36、可変抵抗器37及び抵抗器
38から成る抵抗分圧器が接続され、この可変抵
抗器37から基準電圧Vrが比較器の反転入力端
子31bに供給されて、ピークホールド電圧e27
と比較され、e27>Vrの場合は比較器31の出力
電圧e31が高くなり、e27<Vrの場合はe31が低く
なる。
比較器31の出力電圧e31はトランジスタ40
に供給されるが、電圧e31が高くなるとトランジ
スタ40のコレクタ電流i40が小さくなる。従つ
て、両トランジスタ43及び44の駆動レベルが
低下して、トランジスタ43及び44のコレクタ
電流が小さくなり、両トランジスタ43,44の
コレクタ間に直列接続された抵抗器45及び46
に生ずるバイアス電圧Vbも小さくなる。このバ
イアス電圧Vbは電力増幅器の駆動トランジスタ
8及び9の両ベース間に供給されて、出力トラン
ジスタ10及び11のアイドリング電流i100及び
i110が小さくなるように制御する。
に供給されるが、電圧e31が高くなるとトランジ
スタ40のコレクタ電流i40が小さくなる。従つ
て、両トランジスタ43及び44の駆動レベルが
低下して、トランジスタ43及び44のコレクタ
電流が小さくなり、両トランジスタ43,44の
コレクタ間に直列接続された抵抗器45及び46
に生ずるバイアス電圧Vbも小さくなる。このバ
イアス電圧Vbは電力増幅器の駆動トランジスタ
8及び9の両ベース間に供給されて、出力トラン
ジスタ10及び11のアイドリング電流i100及び
i110が小さくなるように制御する。
比較器31の出力電圧が低くなると、バイアス
電圧供給回路39は上述と全く逆に作用して、ト
ランジスタ10及び11のアイドリング電流が大
きくなるように制御する。
電圧供給回路39は上述と全く逆に作用して、ト
ランジスタ10及び11のアイドリング電流が大
きくなるように制御する。
なお、47は電力増幅器の歪を補償するための
前置増幅器であつて、この前置増幅器47の出力
は抵抗器45及び46並びにコンデンサ48及び
49を介して両駆動トランジスタ8及び9の各ベ
ースに供給される。
前置増幅器であつて、この前置増幅器47の出力
は抵抗器45及び46並びにコンデンサ48及び
49を介して両駆動トランジスタ8及び9の各ベ
ースに供給される。
こゝで検知増幅器19及び20の負帰還抵抗器
に並列に接続されたツエナーダイオード21及び
22について説明する。
に並列に接続されたツエナーダイオード21及び
22について説明する。
検知増幅器19または20に過大入力が供給さ
れた場合、増幅器が飽和し、入力レベルが所定値
以下に戻つても、増幅器が正常な動作に戻るまで
には或程度の回復時間が必要である。従つて過大
入力の供給直後には、検出増幅器の出力は正常で
なく、この検出増幅器の正常でない出力に基くバ
イアス制御回路の動作も当然正常ではなくなる。
れた場合、増幅器が飽和し、入力レベルが所定値
以下に戻つても、増幅器が正常な動作に戻るまで
には或程度の回復時間が必要である。従つて過大
入力の供給直後には、検出増幅器の出力は正常で
なく、この検出増幅器の正常でない出力に基くバ
イアス制御回路の動作も当然正常ではなくなる。
増幅器の飽和を防ぐために、2個のダイオード
を互に逆極性に並列接続した振幅制限器が一般に
使用されるが、ダイオードの順方向以下の入力レ
ベルに対しては効果がなく、増幅器の利得が高い
場合はやはり飽和するに至る。
を互に逆極性に並列接続した振幅制限器が一般に
使用されるが、ダイオードの順方向以下の入力レ
ベルに対しては効果がなく、増幅器の利得が高い
場合はやはり飽和するに至る。
第2図に示したような検知増幅器19,20の
利得とA、入力電圧をVi、出力電圧をV0、ツエ
ナーダイオードのツエナー電圧をVzとすれば、
第4図に示すように、入力電圧Viが Vz/(1−A)ViVz/(A−1) の範囲内にあれば、入力電圧は直線的に増幅さ
れ、それを越える範囲では、出力電圧はA・
Vz/(A−1)もしくはA・Vz/(1−A)の
一定値に制限される 第2図に示した回路において、出力トランジス
タの アイドリング電流 0.1A 最大ピーク電流 7A(100W/4Ω) エミツタ抵抗 0.2Ω とすれば、検知増幅器の入力レベルは20mV〜
1.4Vになる。検知増幅器の利得を、40dB、飽和
出力レベル6Vとすれば、ツエナーダイオードが
接続されない場合は、60mV以上の入力があれば
検知増幅器は飽和する。ツエナー電圧4V程度の
ダイオードを接続することによつて、40mV程度
を越える入力に対して、検知増幅器の出力を4V
程度で非飽和状態に保つことができる。
利得とA、入力電圧をVi、出力電圧をV0、ツエ
ナーダイオードのツエナー電圧をVzとすれば、
第4図に示すように、入力電圧Viが Vz/(1−A)ViVz/(A−1) の範囲内にあれば、入力電圧は直線的に増幅さ
れ、それを越える範囲では、出力電圧はA・
Vz/(A−1)もしくはA・Vz/(1−A)の
一定値に制限される 第2図に示した回路において、出力トランジス
タの アイドリング電流 0.1A 最大ピーク電流 7A(100W/4Ω) エミツタ抵抗 0.2Ω とすれば、検知増幅器の入力レベルは20mV〜
1.4Vになる。検知増幅器の利得を、40dB、飽和
出力レベル6Vとすれば、ツエナーダイオードが
接続されない場合は、60mV以上の入力があれば
検知増幅器は飽和する。ツエナー電圧4V程度の
ダイオードを接続することによつて、40mV程度
を越える入力に対して、検知増幅器の出力を4V
程度で非飽和状態に保つことができる。
以上詳述のように、本発明によれば、出力トラ
ンジスタのアイドリング電流の変動を除去するこ
とができる。また、熱結合によらないで所期の目
的を達成できるのでトランジスタ等の配置関係に
関する制約がなくなる。
ンジスタのアイドリング電流の変動を除去するこ
とができる。また、熱結合によらないで所期の目
的を達成できるのでトランジスタ等の配置関係に
関する制約がなくなる。
第1図は従来のプツシユプル電力増幅器の構成
例を示す結線図、第2図は本発明による増幅器の
バイアス調整回路の一実施例を示す結線図、第3
図及び第4図はそれぞれ第2図に示した回路の説
明に供する線図である。 10及び11は出力トランジスタ、19及び2
0は検知増幅器、23は選択回路、PHはピーク
ホールド回路、31は比較器である。
例を示す結線図、第2図は本発明による増幅器の
バイアス調整回路の一実施例を示す結線図、第3
図及び第4図はそれぞれ第2図に示した回路の説
明に供する線図である。 10及び11は出力トランジスタ、19及び2
0は検知増幅器、23は選択回路、PHはピーク
ホールド回路、31は比較器である。
Claims (1)
- 【特許請求の範囲】 1 プツシユプル電力増幅器を構成する第1及び
第2の出力トランジスタのそれぞれのエミツタ電
流を検出する第1及び第2の電流検知手段と、 該第1及び第2の電流検知手段の検知出力の絶
対値を比較して、この絶対値が小さい方の上記検
知出力を選択する選択回路と、 該選択回路の出力のピーク値をホールドするピ
ークホールド回路と、 該ピークホールド回路のホールド値に応じて上
記第1及び第2の出力トランジスタのベースバイ
アスを制御してアイドリング電流を一定に保持す
るバイアス設定手段とから成ることを特徴とする
増幅器のバイアス制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153670A JPS6046106A (ja) | 1983-08-23 | 1983-08-23 | 増幅器のバイアス制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153670A JPS6046106A (ja) | 1983-08-23 | 1983-08-23 | 増幅器のバイアス制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6046106A JPS6046106A (ja) | 1985-03-12 |
| JPH0347769B2 true JPH0347769B2 (ja) | 1991-07-22 |
Family
ID=15567603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58153670A Granted JPS6046106A (ja) | 1983-08-23 | 1983-08-23 | 増幅器のバイアス制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046106A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DK2963814T3 (en) * | 2014-07-03 | 2018-11-12 | Bang & Olufsen As | Class AB amplifier with bias control |
| JP6485936B1 (ja) * | 2018-11-02 | 2019-03-20 | 株式会社塩 | ノズル、ノズルモジュール及びこれを備える工作機械 |
-
1983
- 1983-08-23 JP JP58153670A patent/JPS6046106A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6046106A (ja) | 1985-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4105942A (en) | Differential amplifier circuit having common mode compensation | |
| JP2976770B2 (ja) | 増幅回路 | |
| GB2076246A (en) | Amplifier biasing circuits | |
| US4595883A (en) | Emitter-follower type single-ended push-pull circuit | |
| US4356452A (en) | Class A push-pull amplifier with bias controlling circuit | |
| US4398160A (en) | Current mirror circuits with field effect transistor feedback | |
| US4521740A (en) | Bias current compensated amplifier | |
| JPH0347769B2 (ja) | ||
| KR100232242B1 (ko) | 스위칭 브릿지 증폭기 | |
| US4737696A (en) | Actuator drive circuit | |
| JPH0136591B2 (ja) | ||
| GB2115999A (en) | Bias current compensated amplifier | |
| JPH0141042B2 (ja) | ||
| US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
| KR100394301B1 (ko) | Btl증폭회로 | |
| JP3321897B2 (ja) | 増幅回路 | |
| US6169453B1 (en) | Error amplifier with a high common mode rejection | |
| JPH09331221A (ja) | 利得可変増幅器 | |
| JPH04295222A (ja) | 安定化電源回路 | |
| JP3064973B2 (ja) | 利得可変増幅器 | |
| JPH0865061A (ja) | アイドリング電流制御回路 | |
| JP3316357B2 (ja) | クリップ検出回路 | |
| JPH0786843A (ja) | 増幅回路 | |
| GB2178259A (en) | Amplifier with controllable amplification | |
| JP2722769B2 (ja) | 利得制御回路 |