JPH0348544B2 - - Google Patents
Info
- Publication number
- JPH0348544B2 JPH0348544B2 JP56010017A JP1001781A JPH0348544B2 JP H0348544 B2 JPH0348544 B2 JP H0348544B2 JP 56010017 A JP56010017 A JP 56010017A JP 1001781 A JP1001781 A JP 1001781A JP H0348544 B2 JPH0348544 B2 JP H0348544B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- memory access
- control device
- memory
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Memory System (AREA)
Description
【発明の詳細な説明】
本発明は付加プロセツサ（サービスプロセツサ
SVPと称す）を有するシステムにおいて、メモ
リアクセス制御装置（MCUと称す）の内部状態
をSVPから変更するときに、アクセス元からの
アクセスを禁止する方式に関する。
SVPと称す）を有するシステムにおいて、メモ
リアクセス制御装置（MCUと称す）の内部状態
をSVPから変更するときに、アクセス元からの
アクセスを禁止する方式に関する。
一般にMCUにはシステム構成制御機能があり、
例えば主記憶装置に増設ユニツトを追加接続した
り、チヤネルの接続台数を増減したりする場合、
その構成制御情報を変更してやることが必要とな
る。このようなMCUの内部情報の変更はSVPに
よつて行なわれるが、変更が完了するまでの間は
アクセスを禁止する必要がある。従来のアクセス
禁止制御は以下の如くであつた。
例えば主記憶装置に増設ユニツトを追加接続した
り、チヤネルの接続台数を増減したりする場合、
その構成制御情報を変更してやることが必要とな
る。このようなMCUの内部情報の変更はSVPに
よつて行なわれるが、変更が完了するまでの間は
アクセスを禁止する必要がある。従来のアクセス
禁止制御は以下の如くであつた。
(1) 中央処理装置（CPU）ではSVPによつてス
トツプ状態とされてメモリアクセスを禁止とす
る。
トツプ状態とされてメモリアクセスを禁止とす
る。
(2) チヤネルプロセツサ（CHP）ではSVPから
のストツプ指示にもとづいて、Ｉ／Ｏ動作の終
了をソフトウエアで認識した後メモリアクセス
を禁止するか、またはソフトウエアによつて
Ｉ／Ｏ装置に関する制御情報を強制的にクリア
してＩ／Ｏ動作を中断させる等によつてメモリ
アクセスを禁止する。
のストツプ指示にもとづいて、Ｉ／Ｏ動作の終
了をソフトウエアで認識した後メモリアクセス
を禁止するか、またはソフトウエアによつて
Ｉ／Ｏ装置に関する制御情報を強制的にクリア
してＩ／Ｏ動作を中断させる等によつてメモリ
アクセスを禁止する。
(3) そしてSVPはMCUに保留されているアクセ
ス要求がすべて完了するまで待つてから、
MCUの内部情報の要求を行ない、その後メモ
リアクセスの禁止状態を解除する。
ス要求がすべて完了するまで待つてから、
MCUの内部情報の要求を行ない、その後メモ
リアクセスの禁止状態を解除する。
このような従来方式では、アクセス元装置を止
めてしまうため処理の中断を生じる。またCHP
のソフトがＩ／Ｏ動作の停止を制御する必要があ
り、ソフトの負担が増える、等の欠点がある。本
発明はこのような問題を解決することを目的とす
る。
めてしまうため処理の中断を生じる。またCHP
のソフトがＩ／Ｏ動作の停止を制御する必要があ
り、ソフトの負担が増える、等の欠点がある。本
発明はこのような問題を解決することを目的とす
る。
一般にメモリアクセスのインタフエースは第１
図のタイムチヤートに示されるようになつてい
る。アクセス元（例えばCHP）からアクセス要
求（REQ）を出すとMCU側では他のアクセス元
（他のCHPやCPU）との優先順位処理をしたの
ち、そのREQを受付けたときはアクセプト
ACPTをCHPに返送する。ACPTを受けると、
CHPはREQを落とすとともに時間監視を開始す
る。一方MCUでは主記憶をアクセスし、そのア
クセスが終了すると完了信号COMPをCHPに送
出する。CHPは所定時間内にCOMPが来ればア
クセス完了とみなし、また所定時間内にCOMP
が来ないときはエラーとみなすようにしている。
またREQを出してもACPTが返つて来ないとき
はACPTが返るまでREQを出し続ける。
図のタイムチヤートに示されるようになつてい
る。アクセス元（例えばCHP）からアクセス要
求（REQ）を出すとMCU側では他のアクセス元
（他のCHPやCPU）との優先順位処理をしたの
ち、そのREQを受付けたときはアクセプト
ACPTをCHPに返送する。ACPTを受けると、
CHPはREQを落とすとともに時間監視を開始す
る。一方MCUでは主記憶をアクセスし、そのア
クセスが終了すると完了信号COMPをCHPに送
出する。CHPは所定時間内にCOMPが来ればア
クセス完了とみなし、また所定時間内にCOMP
が来ないときはエラーとみなすようにしている。
またREQを出してもACPTが返つて来ないとき
はACPTが返るまでREQを出し続ける。
本発明はこのような信号のやりとりを利用して
ハード的にアクセス禁止を制御するものである。
第２図は一般的なシステム構成を示すシステムブ
ロツク図、第３図は本発明の一実施例における
MCUの主要部を示す回路ブロツク図である。第
２図でCHP０〜CHP２，CPUはアクセス元装置
であるチヤネルプロセツサ及び中央処理装置、
MCUはメモリアクセス制御装置、MSUは主記憶
装置、SVPはサービスプロセツサである。
ハード的にアクセス禁止を制御するものである。
第２図は一般的なシステム構成を示すシステムブ
ロツク図、第３図は本発明の一実施例における
MCUの主要部を示す回路ブロツク図である。第
２図でCHP０〜CHP２，CPUはアクセス元装置
であるチヤネルプロセツサ及び中央処理装置、
MCUはメモリアクセス制御装置、MSUは主記憶
装置、SVPはサービスプロセツサである。
第３図はMCU内の本発明に直接関係する部分
のみ示している。CFR０，CFR１，……は構成
制御レジスタで、各CHP及びCPU対応に存在し、
SVPからオン・オフされる。CFRがオンとなつ
ている場合にのみそこに接続された装置のメモリ
アクセスが可能となる。本発明ではさらに制御用
のフリツプフロツプCFFを追加し、ANDゲート
９，１１……にてCFR０，CFR１……の出力を
ゲートすることにより、SVPがMCUの内部情報
を変更したいときはCFFをオンとするのみで、
すべてのアクセス元からのREQ信号は禁止され、
アクセス元にACPT信号が返ることはない。
のみ示している。CFR０，CFR１，……は構成
制御レジスタで、各CHP及びCPU対応に存在し、
SVPからオン・オフされる。CFRがオンとなつ
ている場合にのみそこに接続された装置のメモリ
アクセスが可能となる。本発明ではさらに制御用
のフリツプフロツプCFFを追加し、ANDゲート
９，１１……にてCFR０，CFR１……の出力を
ゲートすることにより、SVPがMCUの内部情報
を変更したいときはCFFをオンとするのみで、
すべてのアクセス元からのREQ信号は禁止され、
アクセス元にACPT信号が返ることはない。
尚、本発明においてもMCU中に保留されてい
るアクセス要求がすべて完了するまで待つてから
MCU内部情報の変更を行うことはいうまでもな
い。
るアクセス要求がすべて完了するまで待つてから
MCU内部情報の変更を行うことはいうまでもな
い。
又、第３図では各アクセス元装置とMCUとの
インタフエースとしてREQとACPTのみ書いて
あるが、実際にはこれ以外に多数の信号線があ
り、CFR０，CFR１……の出力でこれらの信号
線がゲートされていること（図のANDゲート１
０，１２相当）もいうまでもない。そして本発明
によるANDゲート９，１１はアクセス要求信号
REQについてのみ挿入され、それ以外のインタ
フエース線には挿入されないようにし、インタフ
エースは正常に接続されていて、アクセス元装置
にとつてはREQが待たされている状態に、又
MCUにとつてはREQが来ていない状態に見せる
ようにするものである。
インタフエースとしてREQとACPTのみ書いて
あるが、実際にはこれ以外に多数の信号線があ
り、CFR０，CFR１……の出力でこれらの信号
線がゲートされていること（図のANDゲート１
０，１２相当）もいうまでもない。そして本発明
によるANDゲート９，１１はアクセス要求信号
REQについてのみ挿入され、それ以外のインタ
フエース線には挿入されないようにし、インタフ
エースは正常に接続されていて、アクセス元装置
にとつてはREQが待たされている状態に、又
MCUにとつてはREQが来ていない状態に見せる
ようにするものである。
本発明によれば各アクセス元ではメモリアクセ
スを要しない処理は全く平常通りに行なうことが
でき、仮りにメモリアクセスを生じても通常のア
クセス競合時に待たされる場合と全く同様にみな
すことができるので、MCU内部情報変更に際し
て何ら特別な処理をする必要がない。従つて
SVP及びアクセス元装置の制御が簡単になり、
かつ不必要に停止させられることがないのでシス
テム全体の効率が向上する。
スを要しない処理は全く平常通りに行なうことが
でき、仮りにメモリアクセスを生じても通常のア
クセス競合時に待たされる場合と全く同様にみな
すことができるので、MCU内部情報変更に際し
て何ら特別な処理をする必要がない。従つて
SVP及びアクセス元装置の制御が簡単になり、
かつ不必要に停止させられることがないのでシス
テム全体の効率が向上する。
第１図、第２図は一般的なデータ処理システム
のメモリアクセス・タイムチヤート及びシステム
ブロツク図、第３図は本発明による一実施例に基
づくMCU中の主要部を示すブロツク図である。
第３図においてCHP０，CHP１……はアクセス
元装置であるチヤネルプロセツサ、SVPは付加
プロセツサであるサービスプロセツサ、MCUは
メモリアクセス制御装置、CFR０，CFR１……
は構成制御レジスタ、CFFは本発明により設け
られた制御フリツプフロツプ、１〜８はフリツプ
フロツプ、９〜１２はANDゲートである。
のメモリアクセス・タイムチヤート及びシステム
ブロツク図、第３図は本発明による一実施例に基
づくMCU中の主要部を示すブロツク図である。
第３図においてCHP０，CHP１……はアクセス
元装置であるチヤネルプロセツサ、SVPは付加
プロセツサであるサービスプロセツサ、MCUは
メモリアクセス制御装置、CFR０，CFR１……
は構成制御レジスタ、CFFは本発明により設け
られた制御フリツプフロツプ、１〜８はフリツプ
フロツプ、９〜１２はANDゲートである。
Claims (1)
- 【特許請求の範囲】 １ メモリ装置と、メモリアクセス制御装置と、
複数のアクセス元装置と、付加プロセツサとを有
し、上記各アクセス元装置はメモリアクセス制御
装置に対してアクセス要求を発し、メモリアクセ
ス制御装置で該アクセス要求が受付けられてアク
セプト信号が返送されるのを待つてアクセス動作
を行うように構成されるとともに、上記メモリア
クセス制御装置には各アクセス元装置対応にその
アクセス元装置の接続状態を表示する構成制御レ
ジスタを備えたデータ処理システムにおいて、 上記メモリアクセス制御装置中に、上記構成制
御レジスタとは別に、上記付加プロセツサから任
意にオン・オフできる制御フリツプフロツプを設
け、 上記メモリアクセス制御装置は該制御フリツプ
フロツプがオフで且つ、各アクセス元装置に対応
した前記構成制御レジスタがメモリアクセス制御
装置に接続されていることを示すときは、接続さ
れていることを示す構成制御レジスタに対応する
アクセス元装置からのアクセス要求を受付けるよ
うにし、 上記制御フリツプフロツプがオンのときには、
前記構成制御レジスタの状態に係わらず、すべて
のアクセス元装置からのアクセス要求の受付を禁
止するようにしたことを特徴とするメモリアクセ
ス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56010017A JPS57123463A (en) | 1981-01-26 | 1981-01-26 | Memory access control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56010017A JPS57123463A (en) | 1981-01-26 | 1981-01-26 | Memory access control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57123463A JPS57123463A (en) | 1982-07-31 |
| JPH0348544B2 true JPH0348544B2 (ja) | 1991-07-24 |
Family
ID=11738620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56010017A Granted JPS57123463A (en) | 1981-01-26 | 1981-01-26 | Memory access control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57123463A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003030167A (ja) * | 2001-04-27 | 2003-01-31 | Internatl Business Mach Corp <Ibm> | クラスタ化コンピュータ・システムでの入出力ブリッジ・デバイスのアトミック所有権変更動作 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5940365A (ja) * | 1982-08-31 | 1984-03-06 | Toshiba Corp | デイスクレコ−ド再生装置 |
| JPS603774A (ja) * | 1983-06-22 | 1985-01-10 | Nec Corp | システム制御装置 |
| JPH0750457B2 (ja) * | 1984-09-10 | 1995-05-31 | 富士通株式会社 | メモリデバイスのキ−ロツク制御方式 |
| JPS6365553A (ja) * | 1986-09-05 | 1988-03-24 | Fujitsu Ltd | 入出力装置構成制御デ−タの信頼性保証方式 |
-
1981
- 1981-01-26 JP JP56010017A patent/JPS57123463A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003030167A (ja) * | 2001-04-27 | 2003-01-31 | Internatl Business Mach Corp <Ibm> | クラスタ化コンピュータ・システムでの入出力ブリッジ・デバイスのアトミック所有権変更動作 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57123463A (en) | 1982-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4737932A (en) | Processor | |
| US6434692B2 (en) | High-throughput interface between a system memory controller and a peripheral device | |
| US5313591A (en) | Computer bus arbitration for N processors requiring only N unidirectional signal leads | |
| KR930002787B1 (ko) | 주변 제어기와 어댑터 인터페이스 | |
| JPH0348544B2 (ja) | ||
| JP2734246B2 (ja) | パイプラインバス | |
| US6085271A (en) | System bus arbitrator for facilitating multiple transactions in a computer system | |
| JPH09153009A (ja) | 階層構成バスのアービトレーション方法 | |
| EP3819776B1 (en) | Method and apparatus for aborting blocked bus access between a master controller and connected peripherals | |
| JPS6240565A (ja) | メモリ制御方式 | |
| KR0145932B1 (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
| JP3211264B2 (ja) | 外部バス制御方式 | |
| JPH0234062B2 (ja) | Maruchipurosetsusashisutemuniokerumemoriakusesuseigyohoshiki | |
| JPS6145348A (ja) | バス優先権制御方式 | |
| JPH0424733B2 (ja) | ||
| JPH05265932A (ja) | バス制御方式 | |
| JPH1011405A (ja) | メモリアクセス競合制御システム | |
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPS6263362A (ja) | マルチプロセツサシステム | |
| JPS6152766A (ja) | マルチプロセツサ制御方式 | |
| EP0537898A2 (en) | Computer system including video subsystem | |
| JPS6234269A (ja) | 割込み制御方式 | |
| JPS6127790B2 (ja) | ||
| JPS6152768A (ja) | マルチプロセツサシステムの割込み制御機構 | |
| JPS6215903B2 (ja) |