JPH0349062A - ディジタルビデオテープレコーダの電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ　産業上の利用分野 本発明は、入力映像信号をディジタル信号に変換し、こ
のディジタル信号にシャフリング処理及び誤り訂正処理
用の符号化処理を施し、これらの処理済を施したディジ
タル信号を磁気テープに記録する記録処理手段と、磁気
テープよりディジタル信号を再生し、このディジタル信
号に誤り訂正処理及びデシャフリング処理を施し、これ
らの処理を施した再生ディジタル信号をアナログ化する
ことにより再生映像信号を得る再生処理手段を備えたデ
ィジタルビデオテープレコーダの電源装置に関する。

Ｂ　発明の概要 本発明は、入力映像信号をディジタル信号に変換し、こ
のディジタル信号にシャフリング処理及び誤り訂正処理
用の符号化処理を施し、これらの処理済を施したディジ
タル信号を磁気テープに記録する記録処理手段と、磁気
テープよりディジタル信号を再生し、このディジタル信
号に誤り訂正処理及びデシャフリング処理を施し、これ
らの処理を施した再生ディジタル信号をアナログ化する
ことにより再生映像信号を得る再生処理手段を備えたデ
ィジタルビデオテープレコーダの電源装置において、上
記記録処理手段や再生処理手段を作動させる電源手段の
複数系統の系統電源や上記記録処理手段や再生処理手段
を構成しているディジタル信号処理素子を動作モート′
に応じて選択的に停止させることによって、消費電力の
削減を可能にしたものである。

Ｃ従来の技術 従来より、放送局等で使用される業務用のビデオテープ
レコーダとして、映像信号をディジタル化して磁気テー
プに記録し、再生するディジタルビデオテープレコーダ
（ＤＶＲ）が知られている。

一般に、ディジタルビデオテープレコーダは、映像信号
をディジタル化して高品位で記録・再生するために、そ
の記録系では、入力映像信号をディジタル信号に変換し
、例えば、このディジタル信号にシャフリング処理を施
してから誤り訂正処理用の符号化処理を施し、これらの
処理を施したディジタル信号を磁気テープに記録し、ま
た、再生系では、磁気テープよりディジタル信号を再生
し、このディジタル信号に誤り訂正処理を施してからデ
シャフリング処理を施し、これらの処理を施した再生デ
ィジタル信号をアナログ化することにより再生映像信号
を得るようになっている。

従来、ディジタルビデオテープレコーダでは、その記録
系や再生系の信号経路を選択的に切り換えて動作モード
に応じた信号処理を行うようにしている。また、ディジ
タルビデオテープレコーダにおける記録系や再生系では
、アナログ信号処理やディジタル信号処理を組み合わせ
た信号処理が行われ、各種信号処理ブロックが複数系統
の電源により駆動されている。

Ｄ　発明が解決しようとする課題 ところで、アナログ信号処理とディジタル信号処理を組
み合わせた複雑な信号処理の必要なディジタルビデオテ
ープレコーダは、従来、装置自体も大型で消費電力が大
きいことから、スタジオ等に設置される所謂据え置き型
の装置として提供されていたが、信号処理能力の大きな
ディジタル信号処理用のマイクロプロセッサ等の開発に
伴い、信号処理系の簡略化、小型化が進められており、
ニュース取材用等としてポータプルタイプのディジタル
ビデオテープレコーダの出現が望まれている。

しかし、ポータプルタイプのディジタルビデオテープレ
コーダでは、商用電源を使用することができないので、
その消費電力を削減して、バッテリにより長時間駆動で
きるようにする必要がある。

そこで、本発明は、上述の如き実情に鑑み、ニュース取
材用等に用いられるポータプルタイプのディジタルビデ
オテープレコーダを実現することを目的とし、消費電力
を削減して、バッテリによる長時間駆動を可能にする新
規な構成のディジタルビデオテープレコーダの電源装置
を提供するものである。

巳　課題を解決するための手段 本発明は、上述の目的を達成するために、入力映像信号
をディジタル信号に変換し、このディジタル信号にシャ
フリング処理及び誤り訂正処理用の符号化処理を施し、
これらの処理済を施したディジタル信号を磁気テープに
記録する記録処理手段と、磁気テープよりディジタル信
号を再生し、このディジタル信号に誤り訂正処理及びデ
シャフリング処理を施し、これらの処理を施した再生デ
ィジタル信号をアナログ化することにより再生映像信号
を得る再生処理手段を備えたディジタルビデオテープレ
コーダの電源装置において、上記記録処理手段や再生処
理手段を作動させる複数系統の系統電源を有する電源手
段と、上記電源手段の全電源をオン・オフする全電源制
御手段と、上記電源手段の各系統電源を系統別にオン・
オフする系統電源制御手段と、上記電源手段の系統電源
に接続された上記記録処理手段や再生処理手段を構成し
でいるディジタル信号処理素子に対して動作のオン・オ
フを制御する素子制御手段と、上記ディジタルビデオテ
ープレコーダの動作モードに応じて上記系統電源制御手
段と上記素子制御手段とを制御する電源制御手段とを備
え、ディジタルビデオテープレコーダの動作モードに応
じて、上記電源手段の系統電源や上記ディジタル信号処
理素子を選択的に停止させる構成を特徴としている。

Ｆ　作用 本発明に係るディジタルビデオテープレコーダの電源装
置では、上記ディジタルビデオテープレコーダを構成し
ている記録処理手段や再生処理手段を作動させる複数系
統の系統電源を有する電源手段の全電源が全電源制御手
段によりオン・オフ制御され、また、上記ｉｉ電源手段
各系統電源が系統電源制御手段により系統別にオン・オ
フ制御され、さらに、上記記録処理手段や再生処理手段
を構成しているディジタル信号処理素子の動作が素子制
御手段によりオン・オフ制御され、ディジタルビデオテ
ープレコーダの動作モードに応じて、上記電源手段の系
統電源や上記ディジタル信号処理素子が選択的に停止さ
れる。

Ｇ　実施例 以下、本発明に係るディジタルビデオテープレコーダの
電源装置の一実施例について、図面に従い詳細に説明す
る。

第１図のブロック図に示す電源装置ｌＯは、第２図のブ
ロック図に要部構成を示すポータプルタイプのディジタ
ルビデオテープレコーダ１００の電源であって、上記デ
ィジタルビデオテープレコーダ１００を作動させるに必
要な±５Ｖ、　±９Ｖ。

±１５Ｖ及び非安定化電源（ＵＮＲＥＧ）の７系統の電
源供給を行うようになっている。

この１を源装置ＩＯには、電源入力端子１に供給される
外部直流電源（ＥＸＴ、ＰＳ）と内蔵バッテリイ２によ
り与えられる内部直流電源（ＩＮＴ、ＰＳ）とが切換ス
イッチ３によって切り換えられて選択的に供給される。

この電源装置１０は、電源スィッチ４のオン・オフに拘
らず常に動作している＋５■安定化電源を備え、この安
定化電源による＋５■出力（ＵＮＳ−÷５ν）によって
、上記ディジタルビデオテープレコーダ１００のシステ
ムコントローラ２０及び図示しないサーボ制御ｎ用のマ
イクロコンピュータを作動させるようになっている。

また、この電源装置１０は、上記電源スイッチ４の投入
により常時動作状態となる±５Ｖ、　±９Ｖ、±１５Ｖ
の６系統の安定化電源を備え、上記ディジタルビデオテ
ープレコーダ１００を構成している第２図に示す各回路
ブロックに、＋５Ｖ出力（常＋５Ｖ）、　−５Ｖ出力（
常−５Ｖ）、＋９Ｖ出力（常ｔ９Ｖ）、−９Ｖ出力（常
−９Ｖ）、　＋　１５　Ｖ、出力（常＋１５Ｖ）及び−
１５Ｖ出力（常−１５ｖ）を供給している。

上記＋５Ｖ出力（常＋５Ｖ）は、上記システムコントロ
ーラ２０やサーボ制御用のマイクロコンピュータに供給
されているとともに、オーディオ入力増幅回路ブロック
２１、モニター出力回路ブロック３０、消去回路ブロッ
ク４０、キューチャンネル記録再生回路ブロック５０、
ＡＤ／ＤＡ処理回路ブロック６０、Ｍ２デコーダ回路プ
ロンク７０、シリアル・パラレル変換回路ブロック８０
、ディジタルプロセッサ回路ブロック９０や図示しない
モータ駆動回路ブロック等に供給されている。

また、上記−５■出力（常−５Ｖ）は、上記サーボ制御
用のマイクロコンピュータに供給されているとともに、
上記システムコントローラ２０．オーディオ入力増幅回
路ブロック２１、モニター出力回路ブロック３０、消去
回路ブロック４０、キューチャンネル記録再生回路ブロ
ック５０、ＡＤ／ＤＡ処理回路ブロック６０、Ｍディジ
タルプロセッサ回路ブロック９０、各ドラム内蔵回路ブ
ロック１１０，１２０やモータ駆動回路ブロック等に供
給されている。

さらに、上記＋９ｖ出力（常＋９Ｖ）及び−９■出力（
常−９Ｖ）は、上記サーボ制御用のマイクロコンピュー
タに供給されているとともに、上記モニター出力回路ブ
ロック３０、消去回路ブロック４０、キューチャンネル
記録再生回路ブロック５０、ＡＤ／ＤＡ処理回路ブロッ
ク６０や図示しないモータ駆動回路ブロック等に供給さ
れている。

さらにまた、上記＋１５Ｖ出力（常＋１５ｖ）及び−１
５Ｖ出力（常−１５ｖ）は、オーディオ入力レベル調整
回路ブロック２４に供給されているとともに、上記オー
ディオ入力増幅回路ブロック２１、モニター出力回路ブ
ロック３０、消去回路ブロック４０、ＡＤ／ＤＡ処理回
路ブロック６０やモータ駆動回路ブロック等に供給され
ている。

さらに、この電源装置１０は、上記電源スィッチ４の投
入により常時動作状態となる非安定化電源を備え、その
出力（常ＵＮＲＥＧ）を上記モータ駆動回路ブロックに
供給するようになっている。

また、この電源装置■０は、上記Ｔ４源スイッチ４の投
入により動作状態となり、上記システムコントローラ２
０によってオン・オフ制御される＋５■安定化電源を備
えており、その＋５ｖ出力（Ｓ−・ＲＥＧ＋５Ｖ）をイ
コライザ回路ブロック１３０に供給しているとともに、
上記ＡＤ／ＤＡ処理回路ブロック６０、Ｍ２デコーダ回
路ブロック７０、シリアル・パラレル変換回路ブロック
８０に供給している。

さらにまた、この電源装置１０は、上記電源スィッチ４
の投入により動作状態となり、上記システムコントロー
ラ２０によってオン・オフ制御されるＦＥＴスイッチが
出力段に設けられた一５Ｖ。

±９Ｖ、±１５Ｖの５系統の安定化電源を備えており、
上記ディジタルビデオテープレコーダ１００を構成して
いる各回路ブロックに、−５Ｖ出力（ＲＰ−５Ｖ−！Ｖ
）　、　＋　９　Ｖ出力（ＰＢ＋９Ｖ−５Ｗ）　、　−
９Ｖ出力（ＰＢ−９ＶＳＷ）、　＋　１５　Ｖ出力（Ｒ
Ｐ＋１５Ｖ−５Ｗ）及び−１５Ｖ出力（ＲＰ−１５ｖ、
謝）を供給している。

上記−５■安定化電源は、その出力段のＦＥＴスイッチ
が上記システムコントローラ２０によってオン・オフ制
御されて、記録モード及び再生モーｌ’のときに一５Ｖ
出力ＣＦＩＰ−５Ｖ、ＳＷ）を上記ＡＤ／ＤＡ処理回路
ブロック６０、Ｍ２デコーダ回路ブロック７０、各ドラ
ム内蔵回路ブロック１１０゜１２０やイコライザ回路ブ
ロック１３０に供給する。

また、上記＋９■安定化電源及び−９ｖ安定化電源は、
出力段の各ＦＥＴスイッチが上記システムコントローラ
２０によってオン・オフ制御されて、再生モードのとき
に＋９Ｖ出力（ＰＢ＋９ν・ＳＨ）及び−９■出力（Ｐ
Ｒ−９ＶＳＷ）を上記ＡＤ／ＤＡ処理回路ブロック６０
に供給する。

さらに、上記＋１５Ｖ安定化電源及び−１５Ｖ安定化電
源は、出力段の各ＦＥＴスイッチが上記システムコント
ローラ２０によってオン・オフ制御されて、記録モード
および再生モードのときに上記＋１５Ｖ出力（ＲＰ＋１
５Ｖ−５４）及び−１５Ｖ出力（ＲＰ−１５Ｖ、ＳＷ）
を上記キューチャンネル記録再生回路ブロック５０とＡ
Ｄ／ＤＡ処理回路ブロック６０に供給する。

このビデオテープレコーダにおいて、上記オーディオ入
力増幅回路ブロック２Ｉは、上記電源装置ＩＯによる＋
５■出力（常＋５Ｖ）、−５Ｖ出力（常−５Ｖ）、　＋
　１５　Ｖ出力（常＋１５Ｖ）及び−１５Ｖ出力（常−
１５ｖ）によって、上記電源スィッチ４のオン状態では
常に駆動されている。このオーディオ入力増幅回路ブロ
ック２１は、キューチャンネル信号及び４チヤンネルの
オーディオ入力信号を増幅するオーディオ入力増幅器２
２を備えてなり、上記キューチャンネル信号及びオーデ
ィオ入力信号を増幅して上記オーディオ入力レベル調整
回路ブロック２４に供給する。

上記オーディオ入力レベル調整回路ブロック２４は、上
記電源装置ｌＯによる＋１５Ｖ出力（常＋１５Ｖ）及び
−１５Ｖ出力（常−１５Ｖ）　ニよって、上記電源スィ
ッチ４のオン状態では常に駆動されている。このオーデ
ィオ入力レベル調整回路ブロック２４は、上記オーディ
オ入力増幅器２２により増幅されたキューチャンネル信
号及び４チヤンネルのオーディオ入力信号の信号レベル
調整を行うオーディオ入力レベル調整器２５を備えてな
り、レベル調整済のキューチャンネル信号を上記キュー
チャンネル記録再生回路ブロック５０の記録増幅器５１
を介してオーディオヘッド５５に供給し、また、レベル
１！整済の４チヤンネルのオーディオ入力信号を上記Ａ
Ｄ／ＤＡ処理回路ブロック６０のオーディオ用アナログ
・ディジタル（Ａ／Ｄ）　２１Ａ器６１Ａに供給する。

また、上記モニター出力回路ブロック３０は、上記電源
装置１０による＋９■出力（常＋９ｖ）、及び９■出力
（常−９Ｖ）によって、上記Ｍ、Ｒスイッチ４のオン状
態では常に駆動されている。この日ニター出力回路ブロ
ック３０は、ビデオカメラ入力ビデオ信号とライン入力
ビデオ信号を切り換えるセレクタの機能を有するビデオ
入力増幅器３１と、上記ビデオ入力増幅器３１により増
幅された入力ビデオ信号をレベル調整して上記Ａ、　Ｄ
　／　Ｄ　Ａ処理回路ブロック６０のビデオ用アナログ
・ディジタル（Ａ／Ｄ）変換Ｒ１６１Ｂに供給するオー
ディオ入力レベル調整器３２と、上記Ａ　Ｄ／Ｄ　Ａ処
理回路ブロック６０のビデオ用ディジタル・アナログ（
Ｄ／Ａ）変換器６８Ｂによりアナログ化された出力ビデ
オ信号がローパスフィルタ（ＬＰＦ）　　３４を介して
供給されるともに上記オーディオ入力レベル調整器３２
によりレベル調整された入力ビデオ信号が供給されるビ
デオ出力セレクタ３３と、上記オーディオヘッド５５に
より再生されるキューチャンネル信号が上記キューチャ
ンネル記録再生回路ブロック５０の再生増幅器５２を介
して上記オーディオへフド５５により再生されるキュー
チャンネル信号が供給されるとともに上記ＡＤ／ＤＡ処
理回路ブロック６０のオーディオ用ディジタル・アナロ
グ（Ｄ／Ａ）変換２５６７　Ａ、によりアナログ化され
た出力ビデオ信号がローパスフィルタ（ＬＰＦ）　　６
８Ａを介して供給されるオーディオ出力セレクタ３５等
から構成されている。

上記消去回路ブロック４０は、上記電源装置ＩＯによる
＋５■出力（常＋５ν）、−５Ｖ出力（常−５Ｖ）＋９
Ｖ出力（常＋９Ｖ）、−９Ｖ出力（常−９Ｖ）、＋　１
５　Ｖ出力（常＋１５Ｖ）及び−１５Ｖ出力（常−１５
Ｖ）　ニより駆動されている。この消去回路ブロック４
０は、発振器４１によるバイアス発振出力を増幅して上
記オーディオヘッド５５に供給するバイアス増幅器４２
と、上記発振器４１による消去発振出力を増幅して上記
消去ヘッド４５に供給する消去出力増幅器４３等を備え
てなり、上記システムコントローラ２０から供給される
駆動制御信号によって記録モードの場合にだけ上記発振
器４１が作動状態となるように制？］１１されている。

上記キューチャンネル記録再生回路ブロック５０は、上
記電源装置１０による４−５■出力（常＋５ｖ）、十ｇ
ｖ出力（常＋９Ｖ）、−９Ｖ出力（常−９Ｖ）と、＋１
５Ｖ出力（ＲＦ’＋１５Ｖ、ＳＷ）及び−１５Ｖ出力（
ＲＰ−１５Ｖ、ＳＷ）により駆動されている。このキュ
ーチャンネル記録再生回路ブロック５０は、キューチャ
ンネル信号を増幅して上記オーディオヘッド５５に供給
する上記記録増幅器５１と、上記オーディオヘッド５５
により再生されるキューチャンネル信号を増幅して上記
モニター出力回路ブロック３０のオーディオ出力セレク
タ３５に供給される上記再生増幅器５２により構成され
ており、上記′：４源装置１０による＋１５Ｖ出力（Ｒ
Ｐ＋１５Ｖ、ＳＷ）及び１５Ｖ出力（ＲＰ−１５Ｖ、Ｓ
Ｗ）　ニよっ”’Ｃ１記録モート及び再生モードのとき
にだけ、上記記録増幅器５１が駆動されるようになって
いる。

上記Ａ　Ｄ／Ｄ　Ａ処理回路ブロック６０を構成してい
る上記オーディオ用Ａ／Ｄ変換Ｈ６１Ａは、上記電源装
置１０による＋９■出力（常＋９Ｖ）、−９Ｖ出力（常
−９Ｖ）、＋１５Ｖ出力（’Ｒ＋１５Ｖ）及び−１５■
出力（常−１５ｖ）によって、上記電源スィッチ４のオ
ン状態では常に駆動されている。このオーディオ用Ａ／
Ｄ変換器６１Ａは、オーディオ入力信号を所謂Ｄ〜２フ
ォーマットに基づいてディジタルデータに変換する動作
を行い、オーディオデータをインターフェース回路６２
Ａを介してブロック処理回路６３Ａと上記システムコン
トローラ２゜に供給する。

上記インターフェース回路６２Ａは、上記電源袋［１０
による＋５■出力（常＋５Ｖ）によって、上記電源スィ
ッチ４のオン状態では常に駆動されており、上記オーデ
ィオ用Ａ／Ｄ変換器６１Ａにより得られるオーディオデ
ータを入力レベル表示データとして上記システムコント
ローラ２０に常に供給する。

上記ブロック処理回路６３Ａは、上記電源装置１０によ
る＋５■出力（ＲＰ＋５Ｖ−Ｓりによって駆動されてい
る。このブロック処理回路６３Ａは、記録モード及び再
生モードのときに作動して、上記インターフェース回路
６２Ａを介して上記オーディオ用Ａ／Ｄ変換器６１Ａか
ら供給されるオーディオデータを８４Ｘ８５カラムのチ
ャンネルのプロダクトブロックに割り当てる処理を行い
、ブロック処理済のオーディオデータを外符号訂正用符
号化処理部６４Ａに供給する。

上記外符号訂正用符号化処理部６４Ａは、上記電源装置
ＩＯによる＋５Ｖ出力（ＲＰ＋５Ｖ−５りによって駆動
されている。この外符号訂正用符号化処理部６４Ａは、
記録モード及び再生モードのときに作動して、上記ブロ
ック処理済のオーディオデータに外符号訂正用の符号化
処理を施して、外符号訂正用符号化処理済のオーディオ
データを各オーディオシャフリング処理部６５Ａ、６６
Ａに供給する。

上記各オーディオシャフリング処理部６５Ａ。

６６Ａは、上記電源装置１０による＋５ｖ出力（ＲＰ＋
５Ｖ、ＳＷ）によって駆動されている。このオーディオ
シャフリング処理部６５Ａ、６６Ａは、記録モード及び
再生モードのときに作動して、上記外符号訂正用符号化
処理済のオーディオデータにシャツリング処理を施して
、シャフリング処理済のＡチャンネル及びＣチャンネル
の各オーディオデータを上記シャフリング処理部６５Ａ
からデータ合成部１６１に供給し、また、シャフリング
処理済のＢチャンネル及びＤチャンネルの各オーディオ
データを上記シャフリング処理部６６Ａからデータ合成
部１６２に供給する。

また、上記ＡＤ／ＤＡ処理回路ブロック６０を構成して
いる上記ビデオ用Ａ／Ｄ変換！３６１Ｂは、上記電源装
置ｌＯによる＋５■出力（常＋５Ｖ）、５■出力（常−
５Ｖ）、＋９Ｖ出力（常＋９Ｖ）及び−９■出力（常−
９Ｖ）によって、上記電源スィッチ４のオン状態では常
に駆動されている。このビデオ用Ａ／Ｄ変換器６１Ｂは
、ビデオ入力信号を所謂Ｄ−２フォーマットに基づいて
ディジタルデータに変換する動作を行い、ディジタル化
した入力ビデオデータをレベル表示用データとして上記
システムコントローラ２０に供給するともにスイッチ回
路６３Ｂを介してビデオチャンネルデマルチプレクサ６
４Ｂに供給する。

上記ビデオチャンネルデマルチプレクサ６４Ｂは、上記
電源装置１０による＋５ｖ出力（ＲＰ＋５Ｖ・籏）によ
って駆動されている。このビデオチャンネルデマルチプ
レクサ６４Ｂは、記録モード及び再生モードのときに作
動して、ライン間で交互になるチエッカ−ボードパター
ンで２チヤンネルに分布する上記ビデオ用Ａ／Ｄ変換器
６１Ｂからのビデオデータに対して、各チャンネル毎に
ライン内シャツフリング処理を施し、ライン内シャツフ
リング処理済のとデオオデータを外符号訂正用符号化処
理部６５Ｂに供給する。

ここで、上記ビデオチャンネルデマルチプレクサ６４Ｂ
は、上記電源装置１０による＋５ｖ出力（ＲＰ＋５Ｖ、
ＳＮ）によって駆動されるタイムコード発生器６２Ｂか
ら上記スイッチ回路６３Ｂを介して与えられるタイムコ
ードデータをＶＩＴＣデータとして垂直ブランキング期
間の所定位置に挿入するようになっている。

また、上記外符号訂正用符号化処理部６５Ｂは、上記電
源装置ｌＯによる＋５ｖ出力（ＲＰ＋５Ｖ−ＳＷ）　ニ
よって駆動されている。この外符号訂正用符号化処理部
６５Ｂは、記録モード及び再生モードのときに作動して
、上記ライン内シャツフリング処理済のビデオデータに
外符号訂正用の符号化処理を施して、外符号訂正用符号
化処理済のビデオデータを各ビデオシャフリング処理部
６６Ｂ、６７Ｂに供給する。

上記各ビデオシャフリング処理部６６Ｂ、６７Ｂは、上
記電源装置１０による＋５■出力（ＲＰ＋５ｖ・籏）に
よって駆動されている。このビデオシャフリング処理部
６６Ｂ、６７Ｂは、記録モード及び再生モードのときに
作動して、上記外符号訂正用符号化処理済のビデオデー
タにシャフリング処理を施して、シャフリング処理済の
各チャンネルのビデオデータ上記各データ合成部１６１
，１６２に供給する。

上記各データ合成部１６１，１６２は、上記電源装置１
０による＋５■出力（ＲＰ＋５Ｖ−３Ｗ）　ニよッテ駆
動されており、記録モード及び再生モードのときに作動
して、オーディオデータとビデオデータとを合成し、各
チャンネルのオーディオ・ビデオデータを内符号訂正用
符号化処理部１６３，１６４に供給する。

上記各内符号訂正用符号化処理部１．６３．１６４は、
上記電源装置１０による＋５■出力（ＲＰ＋５Ｖ・外）
によって駆動されており、記録モード及び再生モードの
ときに作動して、上記各データ合成部１６１．１６２か
ら供給される各チャンネルのオーディオ・ビデオデータ
にそれぞれ内符号訂正用の符号化処理を施して、内符号
訂正用符号化処理済のオーディオ・ビデオ・データをＭ
２コーダ１６５に供給する。

上記Ｍ２コーダ１６５は、上記電源装置１０による＋５
■出力（ＲＰ＋５Ｖ・ＳＷ）によって駆動されており、
記録モード及び再生モードのときに作動して、上記内符
号訂正用符号化処理済のオーディオ・ビデオ・データを
Ｍ！ココ−ィングによる記録データとして、上記各ドラ
ム内蔵回路ブロック１１０に設けられている記録増幅器
１１１，１１２を介して各チャンネルの記録ヘッド１１
５，１１６に供給して磁気テープ１５０に記録する。

また、上記ＡＤ／ＤＡ処理回路ブロック６０に設けられ
ている上記オーディオ用Ｄ／Ａ変換器６７Ａ及びビデオ
用Ｄ／Ａ変換器６８Ｂは、上記電源装置１０による＋９
■出力（ＰＢ＋９Ｖ−５Ｗ）及び−９■出力（ＰＢ−９
Ｖ、ＳＷ）によって駆動されており、再生モードのとき
に作動して、上記ディジタルプロセッサ回路ブロック９
０から供給される再生オーディオデータ及び再生ビデオ
データをそれぞれアナログ化してモニタ出力として上記
モニター出力回路ブロック３０に供給する。

なお、上記オーディオ用Ｄ／Ａ変換器６７Ａの出力側に
設けられているローパスフィルタ６８Ａは、上記電源装
置１０による＋１５Ｖ出力（ＲＰ＋１５Ｖ）及び−１５
Ｖ出力（ＲＰ−１５Ｖ）ニよッテ駆動すレテいる。また
、上記Ａ　Ｄ／Ｄ　Ａ処理回路ブロック６０に設けられ
ているＰＩ０１６６やクロック発生器等は、上記’を源
装置ｌＯによる＋５■出力（常＋５ν）、−５Ｖ出力（
常−５Ｖ）、＋９Ｖ出力（常＋９Ｖ）及び−９Ｖ出力（
常−９ν）によって、上記電源スィッチ４のオン状態で
は常に駆動されている。

上記ドラム内蔵回路ブロック１１０は、上記各記録増幅
器１１１，１１２とともに制御コード（−Ｐχ）のデコ
ーダ１１３が設けられている。このドラム内蔵回路ブロ
ック１１０は、上記電源装置１０による一５■出力（常
−５Ｖ）及び＋９■出力（常＋９ν）によって駆動され
ており、上記システムコントローラ２０から供給される
駆動制御信号によって記録モードの場合にだけ上記記録
増幅器１１１１１２及びデコーダ１１３が作動状態とな
るように制御されている。

また、上記ドラム内蔵回路ブロック１２０は、各チャン
ネルの再生ヘッド１２１，１２２の接続された各再生増
幅！５１２５，１２６を備えてなる。

このドラム内蔵回路ブロック１２０は、上記各再生増幅
器１２５，１２６が上記電源装置１０による一５Ｖ出力
（ＩＩＩＰ−５Ｖ、ＳＷ）　ニよって、記録モード及び
再生モードのときに駆動され、上記Ｅｎ磁気テープ５０
からの再生信号を増幅して、上記イコライザ回路ブロッ
ク１３０に供給する。

上記イコライザ回路ブロック１３０は、上記システムコ
ントローラ２０によってオン・オフ制御される上記電源
装置１０の＋５ｖ安定化電源による＋５■出力（ＳＷ・
ＲＥＧ＋５Ｖ）　ニヨッテ記録モート及び再生モードの
ときに駆動される２チヤンネルのイコライザ回路１３１
，１３２を備えてなり、上記各再生増幅器１２５．１２
６により増幅された各チャンネルの再生信号を波形整形
して上記Ｍ２デコーダ回路ブロック７０に供給する。

上記Ｍ２デコーダ回路ブロック７０は、記録モードにお
いて上述のＡＤ／ＤＡ処理回路ブロック６０の上記Ｍ！
コーダ１６５から出力される記録データがＥ／Ｅモード
時に上記スイッチ７１．７２を介して入力され、また、
再生モードに上記イコライザ回路ブロック１３０からの
各チャンネルの再生信号が上記スイッチ７１．７２を介
して入力される２チヤンネルのＭ！デコーダ７５．７６
を備えてなる。上記各Ｍ８デコーダ７５．７６は、上記
電源装置１０による＋５■出力（Ｓ−・ＲＥＧ＋５Ｖ　
）によって記録モード及び再生モードのときに駆動され
、上記Ｅ／Ｅモード時の記録データ及び再生モードにお
ける再生データをＭ２デコードして、そのシリアル再生
データをシリアル・パラレル変換回路ブロック８０に供
給する。

上記シリアル・パラレル変換回路ブロック８０には、上
記Ｍ２デコーダ回路ブロック７０からのシリアル再生デ
ータをパラレルデータに変換する２チヤンネルのシリア
ル・パラレル変換器８１゜８２が設けられているともに
、上述のドラム内蔵回路ブロック１１０に設けたデコー
ダ１１３に記録動作の制御コード０ＩＰＸ）を供給する
ＷＰＸエンコーダ８３が設けられている。このシリアル
・パラレル変換回路ブロック８０の各シリアル・パラレ
ル変換器８１．８２は、上記電源装置１０による＋５Ｖ
出力（ＳＷ−ＲＲＧ＋５Ｖ）によって記録モード及び再
生モードのときに駆動され、各チャンネルのパラレル再
生データを上記ディジタルプロセッサ回路ブロック９０
の各内符号誤り訂正処理部９１゜９２に供給する。また
、上記ＷＰＸエンコーダ８３は、上記電源装置ＩＯによ
る＋５ｖ出力（常＋５Ｖ）によって上記電源スィッチ４
のオン状態では常に駆動されている。

上記ディジタルプロセッサ回路ブロック９０は、上記電
源装置１０による＋５■出力（常＋５ｖ）、（Ｓ訃ＲＥ
Ｇ＋５Ｖ）によって駆動されている。

このディジタルプロセッサ回路ブロック９０を構成して
いる上記各内符号誤り訂正処理部９１゜９２は、上記電
源装置１０による＋５■出力（ＳＷ　−ＲＥＧ＋５ν）
によって記録モード及び再生モードのときに駆動され、
各チャンネルのパラレル再生データについてそれぞれ内
符号による誤り訂正処理を行い、内符号誤り訂正処理済
の再生オーディオデータをオーディオ・デシャフリング
処理部９３Ａに供給するとともに、再生ビデオデータを
２チヤンネルのビデオ・デシャフリング処理部９３Ｂ。

９４Ｂに供給する。

上記オーディオ・デシャフリング処理部９３Ａは、上記
電源装置１０による＋５■出力（舖・ＲＥＧ＋５ν）に
より駆動され、上記再生オーディオデータについて、上
述のＡＤ／ＤＡ処理回路ブロック６０におけるシャフリ
ング処理に対応するデシャフリング処理を行い、デシャ
フリング処理済の再生オーディオデータを外符号誤り訂
正処理部９４Ａに供給する。

上記外符号誤り訂正処理部９４Ａは、上記電源装置ｌＯ
による＋５■出力（Ｓ−・ＲＥＧ＋５Ｖ）によって駆動
され、上記デシャフリング処理済の再生オーディオデー
タについて外符号による誤り訂正処理を行い、誤り訂正
処理済の再生オーディオデータを誤り修正処理部９５Ａ
に供給する。

上記誤り修正処理部９５Ａは、上記電源装置１０による
＋５ｖ出力（Ｓ−・ＲＥＧ＋５Ｖ）によって駆動され、
上記誤り訂正処理済の再生オーディオデータに残存する
データ誤りを修正する誤り修正処理を行い、誤り訂正処
理済の再生オーディオデータをセレクタ９６Ａを介して
上記ＡＤ／ＤＡ処理回路ブロック６０に設けられている
オーディオ用Ｄ／Ａ変換器６７Ａに供給する。

また、上記２チヤンネルのビデオ・デシャフリング処理
部９３Ｂ、９４Ｂは、上記電源装置１０による＋５Ｖ出
力（ＳＷ・ＲＥＧ＋５Ｖ）によって駆動され、上記再生
ビデオデータについて、上述のＡ　Ｄ／ＤＡ処理回路ブ
ロック６０におけるシャフリング処理に対応するデシャ
フリング処理を行い、デシャフリング処理済の再生ビデ
オデータをデータ選択スイッチ９５Ｂを介して外符号誤
り訂正処理部９６Ｂに供給する。

上記外符号誤り３Ｉ正処理部９６Ｂは、上記電源装置１
０による１−５ｖ出力（ＳＷ、ＲＥＧ＋５Ｖ）　ニよ−
）７駆動され、上記デシャフリング処理済の再生ビデオ
データについて外符号による誤り訂正処理を行い、。

誤り訂正処理済の再生ビデオデータをう・インデシャノ
フリング処理部９７Ｂに供給する。

上記ラインシャツリング処理部９７Ｂは、上述のＡＤ／
ＤＡ処理回路ブロック６０におけるラインシャツリング
処理に対応するデシャフリング処理を行い、う・インデ
シャッフリング処理済の再生ビデオテーク２誤り修正処
理部９８Ｂに供給する。

上記誤り修正処理部９８Ｂは、上記電源装置】０による
４〜５■出力（ＳＷ−ＲＥＧ＋・５Ｖ）によって駆動さ
れ、上記ラインデンヤノフリング処理済の再生ビデオデ
ータに残存するデータ誤りを修正す、る誤り修正処理を
行い、誤り訂正処理済の再生ビデオデータを同期付加部
９９Ｂを介してｔ記ＡＤ／ＤＡ処理回路ブロック６０に
設けられているビデオ用Ｄ／Ａ変換器６８Ｆ３に供給す
る。

ここで、上記ディジクルプロセッサ回路ブロック９０を
構成している上記オーディオ・デシャフリング処理部９
３△、夕（符号誤り訂正処理部９４Ａ、誤り修正処理部
９５Ａ、セレクタ９６Ａ、ビデオ・デシャフリング処理
部９３Ｂ、９４Ｂ、外符号誤り訂正処理部９６Ｂ、ライ
ンシャツリング処理部９７Ｂ、誤り修正処理部９８Ｂ及
び同月付加部９９Ｂは、上記電源装置１０による＋５■
出力（ＳＷ−ＲＥＧ＋５Ｖ）によって駆動されるが、上
記システムコントローラ２０からの駆動制御信号によっ
て再生モードのときにだけ作動状態となるように制御さ
れている。

このような構成のディジタルビデオテープレコーダでは
、第３図に記録モードにおいて作動している各回路を太
い実線の枠により示し、動作の停止する各回路を二重線
の枠により示しであるように、上記Ａ　Ｄ　／　Ｄ　Ａ
処理回路ブロック６０の上記オーディオ用Ｄ　、−’メ
＼変換２ｉｉ６７Ａ、　　ローパスフィルタ６８Ａ及び
ビデオ用Ｄ／Ａ変換器６８Ｂの動作が停止されるととも
に、上記ディジクルプロセッサ回路ブロック９０を構成
している上記オーディオ・デシャフリング処理部９３　
Ａ、外符号誤り訂正処理部９４Ａ、誤り修正処理部９５
Ａ、セレクタ９６Ａ１ビデオ・デシャフリング処理部９
３Ｂ、９４Ｂ、外符号誤り訂正処理部９６Ｂ、ラインシ
ャツリング処理部９７Ｂ、誤り（１正処理部９８Ｂ及び
同量イ１加部９９Ｂが停止した状態で、記録動作が行わ
れる。

また、再生モードでは、第４図に、この動作モードにお
いて作動している各回路を太い実線の枠により示し、動
作の停止する各回路を二重綿の枠により示しであるよう
に、記録系の大部分の回路動作を停止さゼた状態に＄ｌ
］ｍされる５さらに、通常のｌＪｉスリ・障戻し・停止
モードでは、第５図にこの動作モードにおいて作動して
いる各回路を太い実線の枠により示し、動作の停止する
各回路を二重線の枠により示しであるように、プロセッ
サ系の大部分の回路動作を停止させた状態に制御される
。

さらにまた、このビデオテープレコーダでは、早速り・
巻戻しモードにおいて、図示しない指令スイッチの操作
によりサーチモードが指定されると、再生系の回路が作
動状態となって、早送り・巻戻しモードでモニタ出力が
得られるようになっている。

１１　　発明の効果 本発明に係るディジタルビデオテープレコーダの電源装
置では、−１−記ディジタルビデオテーブレコーダを構
成している記録処理手段や再生処理手段を作動させる複
数系統の系統電源を有する電源手段の全電源が全Ｔｆ、
源制御手段によりオン・オフ制ｊ′ｆＥされ、また、上
記電源手段の各系統電源が系統電源制御手段により系統
別にオン・オフ制御類され、さらに、と記録処理手段や
再生処理手段を構成しているディジタル信号処理素子の
動作が素子制御手段によりオン・オフ制御され、ディジ
タルビデオテープレコーダの動作モードに応じて、上記
電源手段の系統電源や上記ディジタル信号処理素子が選
択的に停止されることにより、必要最小限の消費電力で
上記記録処理手段や再往処理手段を作動させる。

従って、本発明によれば、消費電力を削減することがで
き、バッテリによる長時間駆動が可能となり、ニュース
取材用等に用いられるポータプルタイプのディジタルビ
デオテープレコーダを実現することができる。

巻戻し・停止モードにおける上記ビデオテープレコーダ
の動作状態を示すブロック図である。

ｌＯ・・・電源装置 ２０・・・システムコントローラ

Claims (1)

1. 【特許請求の範囲】 入力映像信号をディジタル信号に変換し、このディジタ
   ル信号にシャフリング処理及び誤り訂正処理用の符号化
   処理を施し、これらの処理済を施したディジタル信号を
   磁気テープに記録する記録処理手段と、磁気テープより
   ディジタル信号を再生し、このディジタル信号に誤り訂
   正処理及びデシャフリング処理を施し、これらの処理を
   施した再生ディジタル信号をアナログ化することにより
   再生映像信号を得る再生処理手段を備えたディジタルビ
   デオテープレコーダの電源装置において、上記記録処理
   手段や再生処理手段を作動させる複数系統の系統電源を
   有する電源手段と、 上記電源手段の全電源をオン・オフする全電源制御手段
   と、 上記電源手段の各系統電源を系統別にオン・オフする系
   統電源制御手段と、 上記電源手段の系統電源に接続された上記記録処理手段
   や再生処理手段を構成しているディジタル信号処理素子
   に対して動作のオン・オフを制御する素子制御手段と、 上記ディジタルビデオテープレコーダの動作モードに応
   じて上記系統電源制御手段と上記素子制御手段とを制御
   する電源制御手段とを備え、ディジタルビデオテープレ
   コーダの動作モードに応じて、上記電源手段の系統電源
   や上記ディジタル信号処理素子を選択的に停止させる構
   成を特徴とするディジタルビデオテープレコーダの電源
   装置。