JPH0349093A - イメージ・データ取り込み回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はイメージ・データ取り込み回路、特にイメージ
・スキャナにより読取った画像情報を記憶装置に収容す
るイメージ・データ取り込み回路に関する。

〔従来の技術〕

画像情報の伝送、記録１表示などのため画像情報を入力
するには、画像を一方向の高速走査とそれに垂直な方向
の低速走査とにより画像を分解して読取るいわゆるイメ
ージ・スキャナによることが多く、そのようにして読取
った画像データは伝送、記録２表示あるいはそれらに必
要な各種の処理を施すために一旦記憶装置に収容する。

この記憶装置としては、安価であることにより通常ＤＲ
ＡＭが使用される。ＤＲＡＭは周知の如く記憶の消失を
避けるために一定時間内ごとのリフレッシュが必要であ
る。

第３図は従来のイメージ・データ取り込み回路の例を示
すブロック図である０図において、１はイメージ・スキ
ャナ、２はメモリ部、４はメモリ・アクセス部、８はイ
メージ・データ書き込み制御部、９は優先度順位制御回
路、１０はリフレッシュ制御部である。

イメージ・スキャナ部ｌは原稿の画像情報をドツト単位
のデジタル・データに変換し、このデータを行（ライン
）単位の同期信号及び面（ページ）単位の同期信号に同
期させて送出する。スキャナからのイメージ・データは
原稿の画像情報を一方向の高速走査と、それに垂直な方
向の低速走査とにより生成され、ドツト単位のデータと
して出力される。また、このドツト単位のデータは高速
走査方向の同期信号（前記の行単位の同期信号）と低速
走査方向の同期信号（前記の面単位の同期信号）とに同
期して出力される０行単位の同期信号は高速走査により
画像情報をドツト単位のデータとして出力している期間
に出力される信号であり、行単位の同期信号と次の行単
位の同期信号との間には一定の間隔が存在する３面単位
の同期信号はイメージ・スキャナが１つの原稿の画像情
報をドツト単位のデータとして出力している期間にわた
って出力する信号である。

メモリ部２はイメージ・スキャナ部１から送られて来る
イメージ・データを１面分記憶しておく部分であり、リ
フレッシュ動作を必要とする。

リフレッシュ制御部１０はメモリ部２に対するリフレッ
シュ動作の要求信号であるリフレッシュ要求信号ｇを一
定周期で発行する。

イメージ・データ書き込み制御部８はイメージ・スキャ
ナ部１からのイメージ・データａを受け、書き込み要求
信号りを出力し、さらにドツト単位のシリアル・データ
であるイメージ・データａをワードあるいはバイト等の
パラレル・データに変換したイメージ・データｊを出力
する。

優先度順位回路９はリフレッシュ制御部１０からのメモ
リ部２に対するリフレッシュ要求信号ｇと、イメージ・
データ書き込み制御部８からのメモリ部２に対する書き
込み要求信号りと、メモリ・アクセス部４からのメモリ
・アクセス要求信号すとにお艷て、リフレッシュ要求信
号ｇを優先度が一番高いものとして扱い、リフレッシ、
要求信号ｇと書き込み要求信号りが同時に発生した場合
にはリフレッシュ要求信号ｇを受は付け、リフレッシュ
動作をメモリ部２に対して行なう、このメモリへのリフ
レッシュ動作が終了した時点で、再度リフレッシュ要求
信号ｇと書き込み要求信号りの有無をチエツクし、リフ
レッシュ要求信号ｇが来ていなければ書き込み要求信号
りを受は付け、イメージ・データｊを引き取り、メモリ
部２にイメージ・データの書き込みを行なう。

また、メモリ・アクセス要求信号すとリフレッシュ要求
信号ｇとが同時に発生した場合はリフレッシュ要求信号
ｇを受は付け、リフレッシ、動作をメモリ部２に対して
行なう、このメモリへのリフレッシュ動作が終了した時
点で、再度リフレッシュ要求信号ｇとメモリ・アクセス
要求信号すの有無をチエツクし、リフレッシュ要求Ｍｕ
ｇが来ていなければメモリ・アクセス要求信号すを受は
付け、メモリ部２に対するアクセスを行なう。

また、面単位の同期信号が出力されている期間はメモリ
・アクセス要求信号すは出力されないため、リフレッシ
ュ要求信号ｇと書き込み要求信号りとメモリ・アクセス
要求信号すとが同時に発生することはない。

メモリ・アクセス部４はメモリ部２に記憶されノ ているイメージ・データをイメージ・データの編集等の
ためにアクセスする部分であり、メモリ部２に対するア
クセス要求が発生した場合はメモリ・アクセス要求信号
すを出力する。また、面単位の同期信号が出力されてい
る時はアクセス要求信号すを出力しない。

〔発明が解決しようとする課題〕

上述した従来のリフレッシュ回路は、メモリへの書き込
み動作とメモリへのリフレッシュ動作とを優先度順位回
路によりリフレッシュ動作を優先させて順番に行なって
いた。このためイメージ・データの書き込みがリフレッ
シュ動作によって待たされた場合を考えると、イメージ
・スキャナから送られて来るイメージ・データのメモリ
への書き込み時間は最大でリフレッシュ動作に必要とす
る時間とメモリの書き込みに必要とする時間とを和した
値となる。

このように、イメージ・スキャナから送られて来るデー
タのメモリへの書き込みがリフレッシュ動作により待た
されることになるが、イメージ・スキャナからは一定の
周期で規則正しくデータが送出されるためイメージ・デ
ータをイメージ・スキャナから送出される速度でメモリ
に書き込まなければならず、そのためには余分な回路が
必要となるか、又はイメージ・スキャナがイメージ・デ
ータを送出する時間よりも書き込みサイクルとリフレッ
シュ・サイクルとを和した時間の方が早いメモリを使用
しなくてはならないという欠点がある。

本発明の目的は、上記の欠点を解決し、特別な回路を必
要とせずに、またメモリもリフレッシュ動作による書き
込み動作の待ち時間を見込むような高速のメモリを必要
とせずに、イメージ・スキャナから送られて来るイメー
ジ・データをメモリに取り込むことを可能とするイメー
ジ・データ取り込み回路を提供することにある。

〔課題を解決するための手段〕

本発明のイメージ・データ取り連木回路は、面単位の同
期信号と行単位の同期信号に同期し″〔イメージ・デー
タを送出するようなイメージ・スキャナと、前記イメー
ジ・データを記憶するメモリと、このメモリをリフレッ
シュするリフレッシュ制御部と、イメージ・データをメ
モリに書き込むイメージ・データ書き込み制御部とを備
えるイメージ・データ取り込み回路において、前記リフ
レッシュ制御部は前記イメージ・スキャナよつ面単位の
同期信号を受けてリフレッシュ・サイクルを切換えてメ
モリのリフレッシュを行なう第１＜’）！Ｊ７Ｌ／ッシ
ュ要求信号を送出するリフレッシュ・サイクル切換部と
、その第１のリフレッシュ要求信号と前記イメージ・ス
キャナからの行単位の同期信号とを受けて第２のリフレ
ッシュ要求信号を送出するリフレッシュ制御許可部とを
含む。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明によるイメージ・データ取り込み回路の
一実箆例のブロック構成図である０図において、１はイ
メージ・スキャナ部、２はメモリ部、３はイメージ・デ
ータ書き込み制御部、４はメモリ・アクセス部、５はリ
フレッシュ・サイクル切換部、６はリフレッシュ制御許
可部、７は優先度順位制御回路、１０ａはリフレッシュ
制御部である。

イメージ・データ書き込み制御部３はイメージ・データ
ａを受けてメモリ部２にイメージ・データの書き込みを
行なう。

リフレッシュ・サイクル切換部５は面単位の同期信号ｄ
を受けてリフレッシュ要求信号ｅの発行周期を切換える
０面単位の同期信号がイメージ・スキャナ部１から出力
されている期間中はリフレッシュ要求信号ｅの発行周期
を早める０面単位の同期信号が出力されていない時には
メモリ部２へのリフレッシュ動作はメモリのリフレッシ
ュの要求スペックを満足する最低限度の周期で行なわれ
る。これは、面単位の同期信号が出力されていない期間
はメモリ部２に記憶されているイメージ・データを編集
するためにメモリ・アクセス部４がメモリ部２をアクセ
スすることによる。つまり優先度順位制御回路？はリフ
レッシュ要求信号ｆとメモリ・アクセス要求信号すとを
受は取り、この両信号が同時に発行された場合はリフレ
ッシュ要求信号ｆを優先させてメモリ部２にリフレ。

シュ動作を行なう、すなわちリフレッシュ要求信号ｆの
発生頻度を極力少なくすることによりメモリ・アクセス
部４からのメモリ・アクセス要求権の獲得頻度を高くす
ることができる。

また、面単位の同期信号が出力されている期間にリフレ
ッシュ要求信号ｅの発行周期を早める理由は面単位の同
期信号が出力されていない時に行なっていたメモリへの
リフレッシュ動作回数（これはメモリのリフレッシュ要
求スペックによる）を行単位の同期信号が出力されてい
ない期間に集巾約に行ない満足するためであり、行単位
の同期信号の出力されていない期間は短く面単位の同期
信号が出力されていない時のリフレッシュ要求信号ｅの
発行周期ではメモリのリフレッシュ要求スペックを満足
できないためである。リフレッシュ要求信号ｅの発行周
期を早めなくともメモリのリフレッシュ要求スペックを
満足できる場合はリフレッシュ要求信号ｅの発行周期を
早めなくとも良い。

このリフレッシュ要求信号ｅは直接メモリ部２へのリフ
レッシュ動作を行なうものではなく、優先度順位制御回
路７に与えるリフレッシュ要求信号ｆをリフレッシュ制
御許可部６で生成する時の入力信号であり、メモリへの
リフレッシュ動作はリフレッシュ要求信号ｆにより優先
度順位制御回路７を動作させて行なわれる。

リフレッシュ制御許可部６は行単位の同期信号Ｃと上記
のリフレッシュ要求信号ｅを受けて、行単位の同期信号
Ｃが出力されていない期間にのみリフレッシュ要求信号
ｅをそのままリフレッシュ要求信号ｆとして出力する。

優先度順位制御回路７はリフレッシュ要求信号ｆを受け
てメモリへのリフレッシュ動作を行なう。

マタ、メモリ・アクセス要求信号すを受けてメモリ・ア
クセス部４からのメモリ・アクセスを行なう、リフレッ
シュ要求信号ｆとメモリ・アクセス要求信号すが同時に
来た場合にはリフレッシュ要求信号ｆを優先させてメモ
リへのリフレッシュ動作を行なう。

このように面単位の同期信号が出力されている期間はリ
フレッシュ要求信号ｅの発行サイクルを早めることによ
り、行単位の同期信号が出力されていない期間にメモリ
に対するリフレッシュ動作を行ない、メモリへのリフレ
ッシュ回数の要求スベ、りを満足させようとする。

第２図は上記のイメージ・データａ１行単位の同期信号
Ｃ２面単位の同期信号ｄ、リフレッシュ要求償号ｅ、リ
フレッシュ要求信号ｆの関係を示すタイミング図である
。同図に示すようにメモリへのイメージ・データの書き
込みとメモリへのリフレッシュ要求とが同時に発生する
ことがなくなり、イメージ・スキャナから送られて来る
イメージ・データをメモリに書き込む場合にリフレッシ
ュ動作による待ち時間をなくすことができる。

イメージ・スキャナ部１を起動し原稿の読み取りを行な
うと、面単位の同期信号ｄ２２単位の同期信号Ｃに同期
してイメージ・データａを出力する。リフレッシュ・サ
イクル切換部５は面単位の同期信号ｄを受は取るとリフ
レッシュ要求信号ｅの発行周期を早める。また、リフレ
ッシュ制御許可部６は行単位の同期信号が発行されてい
ない期間にのみリフレッシュ要求信号ｅをそのまま通過
させてリフレッシュ要求信号ｆとする。優先度順位制御
回路７はリフレッシュ要求信号ｆを受けてメモリ部２に
対するリフレッシュ動作を行なう。

これはメモリ部２に対してイメージ・データの書き込み
が行なわれていない期間である。また、イメージ・デー
タａは行単位の同期信号が出力されている期間に出力さ
れる。したがってイメージ・データ書き込み制御部３は
行単位の同期信号が出力されている期間にのみイメージ
・データａを受けてメそす部２に書き込む。

〔発明の効果〕

以上説明したように本発明は、イメージ・スキャナから
送出される面単位の同期信号および行単位の同期信号に
よりメモリへのリフレッシュ動作とメモリへのイメージ
・データの書き込み動作とを分割することにより、メモ
リへのリフレッシュ動作のためにイメージ・データのメ
モリへの書き込みが待たされることがなくなり、このた
めに必要となっていた余分な回路が必要なくなる。

また、イメージ・スキャナがイメージ・データを送出す
るよりも、書き連木サイクルとリフレッシュ・サイクル
とを和した時間の方が早いメモリを使用しなくとも良く
、イメージ・スキャナがイメージ・データを送出する速
度でイメージ・データを書き込めるメモリを使用すれば
良い。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック構成図、第２図は
各部信号のタイミングチャート、第３図は従来のイメー
ジ・データ取り込み回路の一例を示すブロック構成図で
ある。 １・・・・・・イメージ・スキャナ部、２・・・・・・
メモリ部、３・・・・・・イメージ・データ書き込み制
御部、４・・・・・・メモリ・アクセス部、５・・・・
・・リフレッシュ・サイクル切換部、６・・・・・・リ
フレッシュ制御許可部、７・・・・・・優先度順位制御
回路、１０ａ・・・・・・リフレッシュ制御部。

Claims (1)

【特許請求の範囲】
1. 面単位の同期信号と行単位の同期信号に同期してイメー
   ジ・データを送出するようなイメージ・スキャナと、前
   記イメージ・データを記憶するメモリと、このメモリを
   リフレッシュするリフレッシュ制御部と、イメージ・デ
   ータをメモリに書き込むイメージ・データ書き込み制御
   部とを備えるイメージ・データ取り込み回路において、
   前記リフレッシュ制御部は前記イメージ・スキャナより
   面単位の同期信号を受けてリフレッシュ・サイクルを切
   換えてメモリのリフレッシュを行なう第１のリフレッシ
   ュ要求信号を送出するリフレッシュ・サイクル切換部と
   、その第１のリフレッシュ要求信号と前記イメージ・ス
   キャナからの行単位の同期信号とを受けて第２のリフレ
   ッシュ要求信号を送出するリフレッシュ制御許可部とを
   含むことを特徴とするイメージ・データ取り込み回路。