JPH0349268A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0349268A JPH0349268A JP18364189A JP18364189A JPH0349268A JP H0349268 A JPH0349268 A JP H0349268A JP 18364189 A JP18364189 A JP 18364189A JP 18364189 A JP18364189 A JP 18364189A JP H0349268 A JPH0349268 A JP H0349268A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diode
- gaas layer
- gaas
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法に係り、特にエピタキシャル成長
した半導体ウェハ上に形成する縦型ダイオードの製造方
法に関し、 ダイオード等の半導体装置の消費電力（電流）を低減さ
せるため上部電極のサイズ等に依存せず充分に小さいダ
イオード面積を得る方法を目的とし、 電流値が面積で決定される半導体装置を形成するに際し
、半導体基板上にエピタキシャル成長により複数の半導
体層を形成し、該複数の半導体層のうち少なくとも連続
する上下２層をメサエッチングし、残存した半導体層の
少なくきも一部に前記半導体基板に達するようにイオン
注入を行ない素子形成領域を形成する工程を含むことを
構成とする。
した半導体ウェハ上に形成する縦型ダイオードの製造方
法に関し、 ダイオード等の半導体装置の消費電力（電流）を低減さ
せるため上部電極のサイズ等に依存せず充分に小さいダ
イオード面積を得る方法を目的とし、 電流値が面積で決定される半導体装置を形成するに際し
、半導体基板上にエピタキシャル成長により複数の半導
体層を形成し、該複数の半導体層のうち少なくとも連続
する上下２層をメサエッチングし、残存した半導体層の
少なくきも一部に前記半導体基板に達するようにイオン
注入を行ない素子形成領域を形成する工程を含むことを
構成とする。
本発明は半導体装置の製造方法に係り、特にエピタキシ
ャル成長した半導体ウェハ上に形成する縦型ダイオード
の製造方法に関する。
ャル成長した半導体ウェハ上に形成する縦型ダイオード
の製造方法に関する。
近年半導体回路の集積化と同時に低消費電力化が要求さ
れている。このため回路を構成する各半導体素子の消費
電力も十分に低く制御する必要がある。
れている。このため回路を構成する各半導体素子の消費
電力も十分に低く制御する必要がある。
縦型ダイオードを流れる電流は電極間の構造、キャリア
密度、キャリア速度、ダイオード面積、電極間電圧等に
よって決定される。
密度、キャリア速度、ダイオード面積、電極間電圧等に
よって決定される。
従来エピタキシャル成長技術を用いて形成した縦型ダイ
オードはまず第４Ａ図に示すように例えばＧａＡｓ基板
１上にｎ”ＧａＡｓ層２、Ｐ−ＧａＡｓ層３、及びｎ″
ＧａＡｓＧａＡｓ層４エピタキシャル成長させ、次に第
４Ｂ図に示すようにＰ−ＧａＡｓ層３、ＧａＡｓ基板１
をそれぞれメサエッチングし、素子形成領域を決定して
いた。第４Ｂ図でＡはダイオード形成部となる。
オードはまず第４Ａ図に示すように例えばＧａＡｓ基板
１上にｎ”ＧａＡｓ層２、Ｐ−ＧａＡｓ層３、及びｎ″
ＧａＡｓＧａＡｓ層４エピタキシャル成長させ、次に第
４Ｂ図に示すようにＰ−ＧａＡｓ層３、ＧａＡｓ基板１
をそれぞれメサエッチングし、素子形成領域を決定して
いた。第４Ｂ図でＡはダイオード形成部となる。
次に第４Ｃ図に示すようにｎ″ＧａＡｓ層２上に下層重
上６そしてＩ”ＧａＡｓ層４上に上部電極５を形成した
後、第４Ｄ図に示すように全面にＰＳＧ（リン珪酸ガラ
ス）からなる層間絶縁膜７を形成し、下部電極６上にコ
ンタクトホールを介して下層配線９、及び上部電極５上
にコンタクトホールを介して上層配線８が形成され、ダ
イオードが製造される。
上６そしてＩ”ＧａＡｓ層４上に上部電極５を形成した
後、第４Ｄ図に示すように全面にＰＳＧ（リン珪酸ガラ
ス）からなる層間絶縁膜７を形成し、下部電極６上にコ
ンタクトホールを介して下層配線９、及び上部電極５上
にコンタクトホールを介して上層配線８が形成され、ダ
イオードが製造される。
上記第４八図ないし第４Ｄ図によって得られたダイオー
ドでは、その素子形成領域は上記のように上層配線を接
続するためのコンタクトホールサイズ、上部電極６のサ
イズ等から制限を受け、ある程度以上の大きさが必要で
あった。このためダイオード面積（素子形成領域Ａ）を
充分に小さくできないという問題があった。
ドでは、その素子形成領域は上記のように上層配線を接
続するためのコンタクトホールサイズ、上部電極６のサ
イズ等から制限を受け、ある程度以上の大きさが必要で
あった。このためダイオード面積（素子形成領域Ａ）を
充分に小さくできないという問題があった。
本発明はダイオード等の半導体装置の消費電力（電流）
を低減させるため上部電極のサイズ等に依存せず充分に
小さいダイオード面積を得る方法を目的とする。
を低減させるため上部電極のサイズ等に依存せず充分に
小さいダイオード面積を得る方法を目的とする。
上記課題は本発明によれば、電流値が面積で決定される
半導体装置を形成するに際し、半導体基板上にエピタキ
シャル成長により複数の半導体層を形成し、該複数の半
導体層のうち少なくとも連続する上下２層をメサエッチ
ングし、残存した半導体層の少なくとも一部に前記半導
体基板に達するようにイオン注入を行ない素子形成領域
を形成する工程を含むことを特徴とする半導体装置の製
造方法によって解決される。
半導体装置を形成するに際し、半導体基板上にエピタキ
シャル成長により複数の半導体層を形成し、該複数の半
導体層のうち少なくとも連続する上下２層をメサエッチ
ングし、残存した半導体層の少なくとも一部に前記半導
体基板に達するようにイオン注入を行ない素子形成領域
を形成する工程を含むことを特徴とする半導体装置の製
造方法によって解決される。
本発明ではダイオード等の面積は、メサエッチ部とイオ
ン注入領域外部のオーバーラツプした面積で決定される
ため、上部電極サイズ等とは独立にダイオード面積を微
小面積まで作ることができる。
ン注入領域外部のオーバーラツプした面積で決定される
ため、上部電極サイズ等とは独立にダイオード面積を微
小面積まで作ることができる。
本発明における半導体層のメサエッチングはＨＦ系を用
いたウェットエツチング、ＣＣ１’２Ｆ２を用いたドラ
イエンチング等が好ましく、またイオン注入のイオンと
してはＯ＋イオン、Ｈ＋イオン等が好ましい。少なくと
もこのイオン注入により素子分離領域が形成されればよ
い。
いたウェットエツチング、ＣＣ１’２Ｆ２を用いたドラ
イエンチング等が好ましく、またイオン注入のイオンと
してはＯ＋イオン、Ｈ＋イオン等が好ましい。少なくと
もこのイオン注入により素子分離領域が形成されればよ
い。
本発明ではメサエッチング工程とイオン注入工程はいず
れが先でも同様の効果を得る。
れが先でも同様の効果を得る。
以下本発明の実施例を図面に基づいて説明する。
第１八図ないし第１Ｄ図は本発明の一実施例を説明する
ための工程断面図である。
ための工程断面図である。
第１Ａ図に示すように、ＧａＡｓ基板１上に１０００人
の厚さのｎ”ＧａＡｓ層２．５０００への厚さのＩ”Ｇ
ａＡｓ層３及び１０００人の厚さのｎ”ＧａＡｓ層４を
順次液相エピタキシャル成長させる。
の厚さのｎ”ＧａＡｓ層２．５０００への厚さのＩ”Ｇ
ａＡｓ層３及び１０００人の厚さのｎ”ＧａＡｓ層４を
順次液相エピタキシャル成長させる。
次に第１Ｂ図に示すようにｎ”ＧａＡｓ層４とＰ−Ｇａ
Ａｓ層３とをＲｒＥ法を用いてメサエッチングして、ダ
イオード上部を形成する。
Ａｓ層３とをＲｒＥ法を用いてメサエッチングして、ダ
イオード上部を形成する。
次に第１Ｃ図に示すように０゛イオンを１５０ＫｅＶ、
２Ｘ１０Ｉ２ｃｍ−２のドーズ量でイオン注入し、素子
形成領域ＩＯを決定する。この時第２図に示すようにメ
サエッチ部とイオン注入領域外部をオーバーラツプさせ
、上部と下部の活性層領域を不活性化する。この後、第
１Ｄ図に示すように３０００人の厚さにＡｕＧｅ／Ａｕ
からなる上部及び下部電極５．６を形成する。
２Ｘ１０Ｉ２ｃｍ−２のドーズ量でイオン注入し、素子
形成領域ＩＯを決定する。この時第２図に示すようにメ
サエッチ部とイオン注入領域外部をオーバーラツプさせ
、上部と下部の活性層領域を不活性化する。この後、第
１Ｄ図に示すように３０００人の厚さにＡｕＧｅ／Ａｕ
からなる上部及び下部電極５．６を形成する。
以下通常の工程、例えば全面に層間絶縁膜下部電極６に
接続する下層配線、上部電極５に接続する上層配線を形
成し、ダイオードを得る。
接続する下層配線、上部電極５に接続する上層配線を形
成し、ダイオードを得る。
第３図は上記工程で得られたデータを示す。第３図にお
いて縦軸は電流値、横軸はリソグラフィーマスク上のオ
ーバーラツプ面積（ダイオード面積）を示す。
いて縦軸は電流値、横軸はリソグラフィーマスク上のオ
ーバーラツプ面積（ダイオード面積）を示す。
３−−−１”ＧａＡｓ層、
５・・・下部電極、
７・・・Ｐ２Ｏ層、
４−−・ｎ”ＧａＡｓ層＼
６・・・上部電極、
１０・・・イオン注入領域。
以上説明したように本発明によれば縦型ダイオード面積
を電極面積に依存せず微小に制御でき、電流量を低く抑
えたダイオードを形成することが可能となる。
を電極面積に依存せず微小に制御でき、電流量を低く抑
えたダイオードを形成することが可能となる。
第１八図ないし第１Ｄ図は本発明の一実施例を説明する
ための工程断面図であり、 第２図は本発明を説明するための平面図であり、第３図
は本発明の効果を示すデータであり、第４八図ないし第
４Ｄ図は従来の技術を説明するための工程断面図である
。
ための工程断面図であり、 第２図は本発明を説明するための平面図であり、第３図
は本発明の効果を示すデータであり、第４八図ないし第
４Ｄ図は従来の技術を説明するための工程断面図である
。
Claims (1)
- １、電流値が面積で決定される半導体装置を形成するに
際し、半導体基板上にエピタキシャル成長により複数の
半導体層を形成し、該複数の半導体層のうち少なくとも
連続する上下２層をメサエッチングし、残存した半導体
層の少なくとも一部に前記半導体基板に達するようにイ
オン注入を行ない素子形成領域を形成する工程を含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18364189A JPH0349268A (ja) | 1989-07-18 | 1989-07-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18364189A JPH0349268A (ja) | 1989-07-18 | 1989-07-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0349268A true JPH0349268A (ja) | 1991-03-04 |
Family
ID=16139343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18364189A Pending JPH0349268A (ja) | 1989-07-18 | 1989-07-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0349268A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008522929A (ja) * | 2004-12-10 | 2008-07-03 | ティッセン エレベーター キャピタル コーポレーション | 自己発電式エレベータボタン |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128080A (en) * | 1980-12-18 | 1982-08-09 | Siemens Ag | P-n junction diode and method of producing same |
| JPH02161780A (ja) * | 1988-12-14 | 1990-06-21 | Fujitsu Ltd | 半導体装置 |
-
1989
- 1989-07-18 JP JP18364189A patent/JPH0349268A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128080A (en) * | 1980-12-18 | 1982-08-09 | Siemens Ag | P-n junction diode and method of producing same |
| JPH02161780A (ja) * | 1988-12-14 | 1990-06-21 | Fujitsu Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008522929A (ja) * | 2004-12-10 | 2008-07-03 | ティッセン エレベーター キャピタル コーポレーション | 自己発電式エレベータボタン |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5188973A (en) | Method of manufacturing SOI semiconductor element | |
| JP2974211B2 (ja) | Ｓｏｉ半導体デバイス | |
| US3689992A (en) | Production of circuit device | |
| JPH02256267A (ja) | 薄膜ｓｏｉ ｃ―ｍｏｓ素子及びその製造方法 | |
| US3616348A (en) | Process for isolating semiconductor elements | |
| US5641691A (en) | Method for fabricating complementary vertical bipolar junction transistors in silicon-on-sapphire | |
| CA1294717C (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPH0349268A (ja) | 半導体装置の製造方法 | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| JP3109549B2 (ja) | 半導体装置の製造方法 | |
| JPH01290235A (ja) | 半導体集積回路装置 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPH01235353A (ja) | 半導体装置の製造方法 | |
| JPH0548108A (ja) | 半導体装置およびその製造方法 | |
| JPS59222988A (ja) | 化合物半導体素子およびその製造方法 | |
| JPS6244430B2 (ja) | ||
| JPH01143231A (ja) | 半導体装置の製造方法 | |
| JPH0254554A (ja) | 半導体装置およびその製造方法 | |
| JP2828126B2 (ja) | 半導体装置及びその製造方法 | |
| KR940004274B1 (ko) | 이종구조 갈륨 비소 반도체 장치의 소자분리 방법 | |
| JPH0461508B2 (ja) | ||
| JPS61137371A (ja) | 半導体装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPH02135755A (ja) | 誘電体分離基板及び半導体装置 | |
| JPS58122769A (ja) | 半導体装置の製造方法 |