JPH02161780A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02161780A JPH02161780A JP63316824A JP31682488A JPH02161780A JP H02161780 A JPH02161780 A JP H02161780A JP 63316824 A JP63316824 A JP 63316824A JP 31682488 A JP31682488 A JP 31682488A JP H02161780 A JPH02161780 A JP H02161780A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- voltage
- becomes
- resonant
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
１対のバリア層間に井戸層が挟まれた共鳴構造を有する
半導体装置に関し、 特性全体を低電圧化することなく、電流−電圧特性か速
かに立上がる共鳴構造を有する半導体装置を提供するこ
とを目的とし、 １対のバリア層間に井戸層が挟まれた共鳴構造を有する
半導体装置であって、該共鳴構造に対するキャリア注入
部を１方向のキャリアの運動を制限する２次元キャリア
注入部で構成する。
半導体装置に関し、 特性全体を低電圧化することなく、電流−電圧特性か速
かに立上がる共鳴構造を有する半導体装置を提供するこ
とを目的とし、 １対のバリア層間に井戸層が挟まれた共鳴構造を有する
半導体装置であって、該共鳴構造に対するキャリア注入
部を１方向のキャリアの運動を制限する２次元キャリア
注入部で構成する。
［産業上の利用分野］
本発明は半導体装置に関し、特に１対のバリア層間に井
戸層か挟まれた共鳴構造を有する半導体装置に関する。
戸層か挟まれた共鳴構造を有する半導体装置に関する。
［従来の技術］
第２図（Ａ）、（Ｂ）に、従来技術によるＩｎＧａＡｓ
／ ＩｎＡｌＡｓ共鳴トンネルダイオードを示す。Ｉｎ
Ｐの基板５１の上にｎ型１ｎＧａＡｓの下電極コンタク
ト層５２、ノンドープＩｎＡｌＡｓの下バリア層５３、
ノンドープＩｎＧａＡｓの井戸層５４、ノンドープＩｎ
ＡｌＡｓの上バリア層５５、ｎ型１ｎＧａＡｓの上電極
層５６を順次分子線エピタキシ（ＭＢＥ）、有機金属化
学気相堆積（ＭＯＣＶＤ）等でエピタキシャルに成長し
である。この積層構造の上面からｎ型１ｎＧａＡｓの上
電極層５６、ＩｎＡｌＡｓの上バリア層５５、ＩｎＧａ
Ａｓの井戸層５４、ＩｎＡ ＩＡｓの下バリア層５３を
矩形形状に残し、ｎ型１ｎＧａＡｓ下を極コンタクト層
５２に達するメサエッチングによって素子分離がされて
いる。上電極層５６、下電極コンタクト層５２上には、
それぞれ上電極５８、下電極５７が形成されている。上
部から見た素子構造を第２図（Ｂ）に示す、矩形の基板
上に矩形のメサが突出している。
／ ＩｎＡｌＡｓ共鳴トンネルダイオードを示す。Ｉｎ
Ｐの基板５１の上にｎ型１ｎＧａＡｓの下電極コンタク
ト層５２、ノンドープＩｎＡｌＡｓの下バリア層５３、
ノンドープＩｎＧａＡｓの井戸層５４、ノンドープＩｎ
ＡｌＡｓの上バリア層５５、ｎ型１ｎＧａＡｓの上電極
層５６を順次分子線エピタキシ（ＭＢＥ）、有機金属化
学気相堆積（ＭＯＣＶＤ）等でエピタキシャルに成長し
である。この積層構造の上面からｎ型１ｎＧａＡｓの上
電極層５６、ＩｎＡｌＡｓの上バリア層５５、ＩｎＧａ
Ａｓの井戸層５４、ＩｎＡ ＩＡｓの下バリア層５３を
矩形形状に残し、ｎ型１ｎＧａＡｓ下を極コンタクト層
５２に達するメサエッチングによって素子分離がされて
いる。上電極層５６、下電極コンタクト層５２上には、
それぞれ上電極５８、下電極５７が形成されている。上
部から見た素子構造を第２図（Ｂ）に示す、矩形の基板
上に矩形のメサが突出している。
ＩｎＡｌＡｓはＩｎＧａＡｓよりより広いバンドギャッ
プを有している。そのため上述のへテロ接合により、伝
導帯の底のエネルギＥＣは第２図（Ａ）左側に示すよう
な構造を持つ、上バリア層５５と下バリア層５３に対応
して電子に対するエネルギ障壁が形成され、その間の井
戸層５４がポテンシャル井戸を形成している。この井戸
層の幅Ｑが小さなものとなると、ポテンシャル井戸は量
子井戸となり、その中での電子のエネルギ状態は量子化
する０図中Ｅ１が量子井戸中の許容されたエネルギ状態
を表す。量子井戸中では、量子化されたエネルギ以外の
エネルギ値をとることはできない。
プを有している。そのため上述のへテロ接合により、伝
導帯の底のエネルギＥＣは第２図（Ａ）左側に示すよう
な構造を持つ、上バリア層５５と下バリア層５３に対応
して電子に対するエネルギ障壁が形成され、その間の井
戸層５４がポテンシャル井戸を形成している。この井戸
層の幅Ｑが小さなものとなると、ポテンシャル井戸は量
子井戸となり、その中での電子のエネルギ状態は量子化
する０図中Ｅ１が量子井戸中の許容されたエネルギ状態
を表す。量子井戸中では、量子化されたエネルギ以外の
エネルギ値をとることはできない。
第２図（Ａ＞、（Ｂ）に示すような共鳴トンネルダイオ
ードは第３図（Ａ）に示すような負性抵抗特性を示す、
電圧の増加と共に電流が増加し、ある値でピーク電流Ｊ
ｌ）を示して電流は急激に減少し、別のある値でバレー
電ｆＬＪ Ｖを示して、再び電流は増加していく、 ピ
ーク電流密度Ｊρが１０〜１０ Ａ／ｃｎ２、ピーク
電流Ｊｌ）とバレ− 電ａ Ｊ ｖの比が５〜１０程度
のものが得られている。
ードは第３図（Ａ）に示すような負性抵抗特性を示す、
電圧の増加と共に電流が増加し、ある値でピーク電流Ｊ
ｌ）を示して電流は急激に減少し、別のある値でバレー
電ｆＬＪ Ｖを示して、再び電流は増加していく、 ピ
ーク電流密度Ｊρが１０〜１０ Ａ／ｃｎ２、ピーク
電流Ｊｌ）とバレ− 電ａ Ｊ ｖの比が５〜１０程度
のものが得られている。
このような特徴を持つ共鳴トンネルダイオード６０を第
３図（Ｂ）に示すように負荷抵抗６１と直列に電圧ａ６
３に接続する。これを負荷曲線として示すと、第３図（
Ａ）の直線ｑのようになる。
３図（Ｂ）に示すように負荷抵抗６１と直列に電圧ａ６
３に接続する。これを負荷曲線として示すと、第３図（
Ａ）の直線ｑのようになる。
負性抵抗特性との交点は３点あるが、中間の点は極めて
瓜かな電圧領域でのみ安定であり、動作上は２つの安定
点ＳＱ、Ｓｈを持つと考えることができる。第３図（Ｂ
）の回路をデジタル動作させようとする場合は、Ｓａか
「ロー」ないしｒＱＪ状態、ｓｈが［ハイ］ないし「１
」状態となる。
瓜かな電圧領域でのみ安定であり、動作上は２つの安定
点ＳＱ、Ｓｈを持つと考えることができる。第３図（Ｂ
）の回路をデジタル動作させようとする場合は、Ｓａか
「ロー」ないしｒＱＪ状態、ｓｈが［ハイ］ないし「１
」状態となる。
所定の電源電圧ＶＡに対してなるべく安定で、ノイズマ
ージンの大きな動作をさせようとする場合、Ｓｏはなる
べく低電圧に、ｓｈはなるべく電源電圧ＶＡに近いこと
が望ましい。
ージンの大きな動作をさせようとする場合、Ｓｏはなる
べく低電圧に、ｓｈはなるべく電源電圧ＶＡに近いこと
が望ましい。
しかしながら、第３図（Ａ）のような特性では印加電圧
が０付近での電流の立ち上がりが悪く第３図（Ｂ）に示
したような回路でメモリとして使用した場合に、第３図
（Ａ）のようにローレベル時の電圧ｖ１が比較的高いた
めにハイレベル時の電圧Ｖ２と■１の差が余り大きく取
れずにノイズマージンが小さいという課題があった。
が０付近での電流の立ち上がりが悪く第３図（Ｂ）に示
したような回路でメモリとして使用した場合に、第３図
（Ａ）のようにローレベル時の電圧ｖ１が比較的高いた
めにハイレベル時の電圧Ｖ２と■１の差が余り大きく取
れずにノイズマージンが小さいという課題があった。
そこで、ローレベル時の電圧を低くするために共鳴トン
ネルバリアの井戸層を、第１および第２の電極層よりも
電子親和力の大きい半導体層で形成した第４図のような
バンド構造を持つ素子が提案されている。その電流−電
圧特性は概ね第３図（Ａ）に示゛したものを左にシフト
したものになるため、ローレベルの電圧Ｖ１は低くする
ことができるが、それと同時にＪｖの起こる電圧点Ｖ２
も左にシフトするためハイレベルとローレベルの電圧差
はほぼ同じかかえって小さくなってしまう。
ネルバリアの井戸層を、第１および第２の電極層よりも
電子親和力の大きい半導体層で形成した第４図のような
バンド構造を持つ素子が提案されている。その電流−電
圧特性は概ね第３図（Ａ）に示゛したものを左にシフト
したものになるため、ローレベルの電圧Ｖ１は低くする
ことができるが、それと同時にＪｖの起こる電圧点Ｖ２
も左にシフトするためハイレベルとローレベルの電圧差
はほぼ同じかかえって小さくなってしまう。
そのためにメモリや論理回路素子としての使用には依然
として課題が残る。
として課題が残る。
［発明が解決しようとする課題］
このように、従来の共鳴構造を有する半導体装置によれ
ば、電流−電圧特性の立上がりが十分急激でなく、立ち
上がりを急にしようとすると特性全体か低電圧化してし
まう課題があった。
ば、電流−電圧特性の立上がりが十分急激でなく、立ち
上がりを急にしようとすると特性全体か低電圧化してし
まう課題があった。
本発明の目的は、特性全体を低電圧化することなく、電
流−電圧特性が速かに立上がる共鳴構造を有する半導体
装置を提供することである。
流−電圧特性が速かに立上がる共鳴構造を有する半導体
装置を提供することである。
本発明のさらに曲の目的は、エミッタベース間電圧の増
加に対してエミッタ電流の立上がりが急な、共鳴構造を
有するトランジスタを構成する半導体装置を提供するこ
とである。
加に対してエミッタ電流の立上がりが急な、共鳴構造を
有するトランジスタを構成する半導体装置を提供するこ
とである。
［課題を解決するための手段°］
第１図（Ａ）、（Ｂ）、（Ｃンは本発明の原理説明図で
ある。
ある。
第１図（Ａ）は、共鳴構造を有する半導体装置のキャリ
ア注入部１と共鳴構造３の部分を示す。
ア注入部１と共鳴構造３の部分を示す。
共鳴構造３は１対の上下バリア層４．６が１つの井戸層
５を挾んだ構成を持つ、キャリア注入部１は、薄板状の
２次元キャリア注入部１ａ、１ｂ、ＩＣ１１ｄを有する
。各２次元キャリア注入部１ａ、１ｂ、ＩＣ１１ｄは、
実質的にその厚さがキャリアの運動を制限するように薄
くされている。
５を挾んだ構成を持つ、キャリア注入部１は、薄板状の
２次元キャリア注入部１ａ、１ｂ、ＩＣ１１ｄを有する
。各２次元キャリア注入部１ａ、１ｂ、ＩＣ１１ｄは、
実質的にその厚さがキャリアの運動を制限するように薄
くされている。
すなわち、各２次元キャリア注入部１ａ、１ｂ、ＩＣ１
ｌｄ内のキャリアにとって、運動の自由度は３でなく２
となっている。
ｌｄ内のキャリアにとって、運動の自由度は３でなく２
となっている。
第１図（Ｂ）は共鳴構造を有するダイオードを構成する
半導体装置を示す、１対のバリア層４．６が井戸層５を
挾んだ共鳴構造３の一方に２次元キャリア注入部１ａ、
１ｂ、ＩＣからなるキャリア注入部１が、他方にキャリ
ア収集部２が設けられ、ダイオードを構成している。
半導体装置を示す、１対のバリア層４．６が井戸層５を
挾んだ共鳴構造３の一方に２次元キャリア注入部１ａ、
１ｂ、ＩＣからなるキャリア注入部１が、他方にキャリ
ア収集部２が設けられ、ダイオードを構成している。
第１図（Ｃ）は共鳴構造を有するトランジスタを構成す
る半導体装置を示す、１対のバリア層４．６が井戸層５
を挾んだ共鳴構造３の１方に２次元キャリア注入部１ａ
、１ｂ、ＩＣからなるキャリア注入部１が、他方にベー
ス領域７が設けられ、ベース領域７の他方にはさらにコ
レクタバリア領域８とコレクタ領域９が設けられ、全体
としてトランジスタを構成している。
る半導体装置を示す、１対のバリア層４．６が井戸層５
を挾んだ共鳴構造３の１方に２次元キャリア注入部１ａ
、１ｂ、ＩＣからなるキャリア注入部１が、他方にベー
ス領域７が設けられ、ベース領域７の他方にはさらにコ
レクタバリア領域８とコレクタ領域９が設けられ、全体
としてトランジスタを構成している。
［作用］
共鳴構造を有する半導体装置の共鳴構造３の上下にバイ
アス電圧を印加した状態を第５図（Ａ）に示す、キャリ
ア注入部１のキャリアに対して順バイアス電圧をキャリ
ア注入部１と反対側領域１０（ダイオードの場合はキャ
リア収集部２、トランジスタの場合はベース領域７）と
の間に印加する。井戸層５内のレベルＥ１ 、ＥＺ、は
許容されるエネルギレベルである。
アス電圧を印加した状態を第５図（Ａ）に示す、キャリ
ア注入部１のキャリアに対して順バイアス電圧をキャリ
ア注入部１と反対側領域１０（ダイオードの場合はキャ
リア収集部２、トランジスタの場合はベース領域７）と
の間に印加する。井戸層５内のレベルＥ１ 、ＥＺ、は
許容されるエネルギレベルである。
バイアス電圧の増大によって、エネルギレベルＥ１がキ
ャリア注入部１内のフェルミレベルＥｆに達すると、キ
ャリア注入部１からキャリアが上バリア層４をトンネル
で通過して、井戸層５のレベルＥ１のキャリアとなり、
さらにした下バリア層６をトンネルで通過して反対側領
域１０にホットエレクトロン１２として流入する。キャ
リア注入部ｌでは、エネルギ的にフェルミレベルＥｆか
ら伝導帯の底Ｅｃまでキャリアが存在するので、レベル
Ｅ１がＥｆからＥｃまで変化する間、状態数に見合った
電流が流れる。レベルＥ１が伝導帯の底Ｅｃより下にな
るとキャリア注入部に状態が存在しなくなるのでトンネ
ル電流はなくなる。
ャリア注入部１内のフェルミレベルＥｆに達すると、キ
ャリア注入部１からキャリアが上バリア層４をトンネル
で通過して、井戸層５のレベルＥ１のキャリアとなり、
さらにした下バリア層６をトンネルで通過して反対側領
域１０にホットエレクトロン１２として流入する。キャ
リア注入部ｌでは、エネルギ的にフェルミレベルＥｆか
ら伝導帯の底Ｅｃまでキャリアが存在するので、レベル
Ｅ１がＥｆからＥｃまで変化する間、状態数に見合った
電流が流れる。レベルＥ１が伝導帯の底Ｅｃより下にな
るとキャリア注入部に状態が存在しなくなるのでトンネ
ル電流はなくなる。
この現象をよりｎ ＪＩＨに解析する。
共鳴構造においてバリアに垂直な方向（電流の流れる方
向）を２方向にとると、 トンネルを流を表わす式は となる。ここで、 Ｔ（ＥＺ）：ｚ方向のエネルギＥＺを持つ電子に対する
バリアの透過係数 ｆ （Ｅ） ：＠子の分布関数 （フェルミ・デイラックの分布関数） ■ ：印加電圧 Ｄ ：注入側の電子の次元（１，２，３）である。
向）を２方向にとると、 トンネルを流を表わす式は となる。ここで、 Ｔ（ＥＺ）：ｚ方向のエネルギＥＺを持つ電子に対する
バリアの透過係数 ｆ （Ｅ） ：＠子の分布関数 （フェルミ・デイラックの分布関数） ■ ：印加電圧 Ｄ ：注入側の電子の次元（１，２，３）である。
注入側の電子が３次元の場合（Ｄ＝３）となる、ここで
下線部がエネルギＥＺを持つ電子の状態数に比例してい
る。３次元モデルの場合、状態数は第５図（Ｂ）のよう
になる、従って、第５図（Ｂ）に示す三角形が（９０度
回転した形で）従来の共鳴構造を有する半導体装１のＩ
−Ｖ特性（第３図（Ａ）に示すもの）に反映されている
。
下線部がエネルギＥＺを持つ電子の状態数に比例してい
る。３次元モデルの場合、状態数は第５図（Ｂ）のよう
になる、従って、第５図（Ｂ）に示す三角形が（９０度
回転した形で）従来の共鳴構造を有する半導体装１のＩ
−Ｖ特性（第３図（Ａ）に示すもの）に反映されている
。
本発明のキャリア注入部１は第１図（Ａ）、（Ｂ）、（
Ｃ）に示すように２次元化している。
Ｃ）に示すように２次元化している。
２次元モデル（Ｄ＝２）の場合、自由度が１つ減るので
、 ｄｋ ｄｋ ｄＥ がｄｋ ｄＥ となり、
ｘｙｚ ｘｚ となって、（２）式下線部に対応する形が（Ｅｆ１／２ −ＥＺ ） となることが判った。従ってＥＺの電
子の状態数は第５図（Ｃ）のようになる、すなわち、Ｅ
ｆからＥｃに向って状態数が急激に増加している。
、 ｄｋ ｄｋ ｄＥ がｄｋ ｄＥ となり、
ｘｙｚ ｘｚ となって、（２）式下線部に対応する形が（Ｅｆ１／２ −ＥＺ ） となることが判った。従ってＥＺの電
子の状態数は第５図（Ｃ）のようになる、すなわち、Ｅ
ｆからＥｃに向って状態数が急激に増加している。
従ってＩ−Ｖ特性にはこの形状を９０度回転した形が反
映し、立上がりが急峻になる。
映し、立上がりが急峻になる。
共鳴構造を有するダイオードの場合は、ダイオードに印
加されるバイアス電圧に従って、電流が急峻に増加する
。
加されるバイアス電圧に従って、電流が急峻に増加する
。
共＋！Ｉ！ｆ４遣を有するトランジスタの場合は、エミ
ッタ・ベース間に印加されるバイアス電圧に従って、エ
ミッタ電流か急峻に増加する。
ッタ・ベース間に印加されるバイアス電圧に従って、エ
ミッタ電流か急峻に増加する。
［実施例］
第６図（Ａ）、（Ｂ）に本発明の実施例による共鳴トン
イ・ルダイオードを示す。
イ・ルダイオードを示す。
第６図（Ａ）に於いて、ＩｎＰ基板１１の上に第１の電
極層となるｎ−ＩｎＧａＡｓ層１２、共鳴トンネル構造
のバリア層となるノンドープＩｎＡｌＡｓ層１３、井戸
層となるランド−１１ｎＧａＡｓ層１４、およびバリア
層となるノンドープＩｎＡｌＡｓ層１５、さらに第２の
電極層となるｎ−ＩｎＧａＡｓ層１６からなる層構造を
分子線結晶成長法（ＭＢＥ法）等により作製しメサエッ
チングなどにより素子分離する。
極層となるｎ−ＩｎＧａＡｓ層１２、共鳴トンネル構造
のバリア層となるノンドープＩｎＡｌＡｓ層１３、井戸
層となるランド−１１ｎＧａＡｓ層１４、およびバリア
層となるノンドープＩｎＡｌＡｓ層１５、さらに第２の
電極層となるｎ−ＩｎＧａＡｓ層１６からなる層構造を
分子線結晶成長法（ＭＢＥ法）等により作製しメサエッ
チングなどにより素子分離する。
この後素子部を細線化し、注入する側の状態を次元化す
ることにより素子の電流−電圧特性を変化させ、印加電
圧が０付近においての電流の立ち上がりを急激にする。
ることにより素子の電流−電圧特性を変化させ、印加電
圧が０付近においての電流の立ち上がりを急激にする。
細線化による２次元化は、素子分離後集束イオンビーム
（ＦＩＢ）注入により高抵抗層１９を形成することで行
える。細線化したところへ上下の電極１７．１８を形成
する。
（ＦＩＢ）注入により高抵抗層１９を形成することで行
える。細線化したところへ上下の電極１７．１８を形成
する。
第６図（Ｂ）に、この共鳴トンネルダイオードの電流−
電圧特性を示す。
電圧特性を示す。
通常の素子においては、注入する側の電子の自由度が３
次元的であるため電流がある電圧からほぼ直線的に増加
するが、それに比較して２次元注入部の場合にはある電
圧から急激に立ち上がる。
次元的であるため電流がある電圧からほぼ直線的に増加
するが、それに比較して２次元注入部の場合にはある電
圧から急激に立ち上がる。
従って、負荷直線ｑを引いたときの低電圧側安定状態３
１の電圧Ｖ１が低電圧側にシフトする。このため、電圧
Ｖ、Ｖ２間の電圧差を大きくすることができノイズマー
ジンが大きく、動作がより安定になる。
１の電圧Ｖ１が低電圧側にシフトする。このため、電圧
Ｖ、Ｖ２間の電圧差を大きくすることができノイズマー
ジンが大きく、動作がより安定になる。
第７図により具体的な実施例を示す。
ＩｎＰ基板２１上に厚さ３０００人、ドナ濃度５ｘ １
０１８ｃｉ−３のＳｉドープＩｎＧａＡ３層からなる下
コンタクト層２２と厚さ１０００人、ドナ濃度５×１０
１７Ｃ，−３のＳｌ ドープＩｎＧａＡｓ層からなる
下調整層２３をＭＢＥ法でエピタキシャル成長する。下
コンタクト層２２は電極とのコンタクトを形成する役割
とその内でエツチングをストップさせる役割を持つ、下
調整層２３は共鳴構造に対してフェミル面の調整を行う
層である。
０１８ｃｉ−３のＳｉドープＩｎＧａＡ３層からなる下
コンタクト層２２と厚さ１０００人、ドナ濃度５×１０
１７Ｃ，−３のＳｌ ドープＩｎＧａＡｓ層からなる
下調整層２３をＭＢＥ法でエピタキシャル成長する。下
コンタクト層２２は電極とのコンタクトを形成する役割
とその内でエツチングをストップさせる役割を持つ、下
調整層２３は共鳴構造に対してフェミル面の調整を行う
層である。
下調整層２３上に、Ｓｉの拡散を防ぐための厚さ約５０
人のノンドーグＩｎＧａＡｓ層からなるスペーサ層２４
を介して共鳴構造が形成される。
人のノンドーグＩｎＧａＡｓ層からなるスペーサ層２４
を介して共鳴構造が形成される。
共鳴構造は、厚さ約４０人のノンドープＩｎＡｌＡｓ層
から成る下バリア層２５、厚さ約５０人のＩｎＧａＡｓ
からなる井戸層２６、厚さ約４０人のノンドブＩｎＡｌ
八ｓ層からなる上バリア層２７を含む。
から成る下バリア層２５、厚さ約５０人のＩｎＧａＡｓ
からなる井戸層２６、厚さ約４０人のノンドブＩｎＡｌ
八ｓ層からなる上バリア層２７を含む。
共鳴構造の上には、Ｓｉの拡散防止用の厚さ５０Ａのノ
ンドープ１ｎＧａＡＳ層からなる上スペーサ層２７を介
してフェルミレベル調整用の厚さ約１０００人、ドナ濃
度５×１７１７ＣＩ！−３のＳ１ド一プＩｎＧａＡｓ層
から成る下調整層、コンタクト形成用の厚さ約１ｏｏｏ
人、ドナ濃度５ ｘ １０ ”’ｃｒｙ−３のＳｉドー
プＪｎＧａＡｓ層からなる上コンタクト層３０か形成さ
れている。これらの各層は例えばＭＢＥ法で連続的にエ
ピタキシャル成長できる。結晶成長後、素子分離のため
にメサエッチングを行い２０μｍ角に素子部を残す、こ
の後、上部のコンタクト層調整層側に集束イオンビーム
（ＦＩＢ）を用いてＢを注入し、その結果高抵抗化した
層３２により電子が注入する側の層を細線化する。その
結果、図示したような細線構造の共鳴トンネルダイオー
ドが形成できる。この際に用いたＦＩＢの注入条件は加
速エネルギ１００にｅｖ 、ドーズ量は５ｘｌＯ”Ｏｎ
／Ｃ１２テある。ツイテ、上下の！極部３４．３５を形
成することにより素子が完成する。
ンドープ１ｎＧａＡＳ層からなる上スペーサ層２７を介
してフェルミレベル調整用の厚さ約１０００人、ドナ濃
度５×１７１７ＣＩ！−３のＳ１ド一プＩｎＧａＡｓ層
から成る下調整層、コンタクト形成用の厚さ約１ｏｏｏ
人、ドナ濃度５ ｘ １０ ”’ｃｒｙ−３のＳｉドー
プＪｎＧａＡｓ層からなる上コンタクト層３０か形成さ
れている。これらの各層は例えばＭＢＥ法で連続的にエ
ピタキシャル成長できる。結晶成長後、素子分離のため
にメサエッチングを行い２０μｍ角に素子部を残す、こ
の後、上部のコンタクト層調整層側に集束イオンビーム
（ＦＩＢ）を用いてＢを注入し、その結果高抵抗化した
層３２により電子が注入する側の層を細線化する。その
結果、図示したような細線構造の共鳴トンネルダイオー
ドが形成できる。この際に用いたＦＩＢの注入条件は加
速エネルギ１００にｅｖ 、ドーズ量は５ｘｌＯ”Ｏｎ
／Ｃ１２テある。ツイテ、上下の！極部３４．３５を形
成することにより素子が完成する。
第７図の構造は、下調整層２３から下調整層２９までの
層構造に関して上下対称な構造である。
層構造に関して上下対称な構造である。
すなわち、上側をキャリア注入部としても下側をキャリ
ア注入部としても動作する。
ア注入部としても動作する。
スペーサ層２４．２８はＳｉの拡散防止のため設けであ
るが、拡散防止のためには厚さ１０人位あれば有効であ
る。
るが、拡散防止のためには厚さ１０人位あれば有効であ
る。
ボロン（Ｂ）の注入は集束イオン注入のほか、干渉露光
により周期的マスクを形成し、後このマスクを介してイ
オン注入を行っても良い、２次元化のためには、例えば
約１μｍピッチでイオン注入し、イオン注入されない領
域の幅を約０．１〜０．２μｍ以下にする。イオン注入
した領域が高抵抗化し、エネルギ的に近くのバンドを引
き上げるので導電性に寄与する領域の幅は約５００Å以
下とすることができる。この様にしてキャリアの運動を
２次元化することができる。
により周期的マスクを形成し、後このマスクを介してイ
オン注入を行っても良い、２次元化のためには、例えば
約１μｍピッチでイオン注入し、イオン注入されない領
域の幅を約０．１〜０．２μｍ以下にする。イオン注入
した領域が高抵抗化し、エネルギ的に近くのバンドを引
き上げるので導電性に寄与する領域の幅は約５００Å以
下とすることができる。この様にしてキャリアの運動を
２次元化することができる。
なお、各層をＭＢＥで成長する場合を説明したが、ＭＯ
ＣＶＤ等の池の成長方法を用いても良い。
ＣＶＤ等の池の成長方法を用いても良い。
以上、共鳴構造のバリア層としてＩｎＡｌ＾Ｓ、井戸層
としてＩｎＧａＡｓを用いる場合を説明したが、材料の
組み合わせはこれに限らない。
としてＩｎＧａＡｓを用いる場合を説明したが、材料の
組み合わせはこれに限らない。
例えば、バリア層としてＡｌＧａＡｓ又はＡ ＩＡｓを
、井戸層としてＧａＡｓ、注入部及び基板としてもＧａ
Ａｓを用いることもできる。なお、井戸層に対するバリ
ア層のエネルギ障害の高さに応じて膜厚等の設計値は変
化させる。
、井戸層としてＧａＡｓ、注入部及び基板としてもＧａ
Ａｓを用いることもできる。なお、井戸層に対するバリ
ア層のエネルギ障害の高さに応じて膜厚等の設計値は変
化させる。
以上、共鳴トンネルダイオードを例として説明したがこ
の構造をエミ・ツタ、ベース間の構造としてトランジス
タを構成することができる。
の構造をエミ・ツタ、ベース間の構造としてトランジス
タを構成することができる。
例えば、第６図（Ａ）、第７図の構成にノンドブ１０Ａ
ＩＡＳ層からなるコレクタバリア層とＩｎＧａＡｓ層か
らなるコレクタ層を付加することにより共鳴トンネルト
ランジスタを構成することができる。
ＩＡＳ層からなるコレクタバリア層とＩｎＧａＡｓ層か
らなるコレクタ層を付加することにより共鳴トンネルト
ランジスタを構成することができる。
エミッタ・ベース間の動作については上述の共鳴トンネ
ルタイオードの場合と同様である［発明の効果］ キャリア注入部を２次元化することにより、全体的に特
性を低電圧化させることなく、Ｉ−Ｖ特性の電流立上が
りが低い電圧で急激に増加するものとすることができる
。
ルタイオードの場合と同様である［発明の効果］ キャリア注入部を２次元化することにより、全体的に特
性を低電圧化させることなく、Ｉ−Ｖ特性の電流立上が
りが低い電圧で急激に増加するものとすることができる
。
ダイオードの場合、負荷直線をとると低電圧側の安定点
がより低電圧に移動し、高電圧側安定点との間の電圧差
が大きくなり、ノイズマージンを大きく、動作を安定な
ものとすることができる。
がより低電圧に移動し、高電圧側安定点との間の電圧差
が大きくなり、ノイズマージンを大きく、動作を安定な
ものとすることができる。
第１図（Ａ）、（Ｂ）、（Ｃ）は本発明の原理説明図で
あり、（Ａ＞は共鳴構造へのキャリア注入部の概略斜視
図、（Ｂ）は共鳴構造を有するダイオードの概略斜視図
、（Ｃ）は共鳴構造を有するトランジスタの概略斜視図
、 第２図（Ａ＞、（Ｂ）は従来の共鳴トンネルダイオード
の断面図と平面図、 第３図（Ａ）、（Ｂ）は従来の共鳴トンネルダイオード
の特性を示すＩ−Ｖ特性図と回路図、第４図は、低電圧
側安定点を低電圧化するための従来構造のバンド図、 第５図（Ａ）、（Ｂ）、（Ｃ）は本発明者による解析を
示す線図で（Ａ）はバンド図、（Ｂ）は３次元モデルの
状態数分布図、（Ｃ）は２次元モデルの状態数分布図、 第６図（Ａ＞、（Ｂ）は本発明の実施例によるＩｎＧａ
Ａｓ層 ＩｎＡ ｌへＳ共鳴トンネルダイオードを示し
、（Ａ）は断面図、（Ｂ）はＩ−Ｖ特性図、第７図は本
発明の具体的実施例による共鳴トンネルダイオードの断
面図である。 図において、 １ａ、１ｂ、１ｃ、１ｄ ４．６ キャリア注入部 ２次元キャリア注入部 共鳴構造 バリア層 井戸層 ベース領域 コレクタバリア領域 コレクタ領域 基板 第１の！極層 ＩｎＡｌＡｓバリア層 ＩｎＧａＡＳ井戸層 ＩｎＡ ＪＡＳバリア層 第２の電極層 電極 ′ｒｊｈ極 高抵抗層 基板 下コンタクト層 ａ ｌｂ ｌｃ １ｄ （Ａ）共鳴構造へのキャリア注入部 （Ｃ）共鳴トンネルトランジスタ 第 図 ３４、３５ 下ｆｉｌ整層 下スペーサ層 下バリア層 井戸層 上バリア層 上スペーサ層 上脚整層 上コンタクト層 高抵抗領域 電極 （Ａ＞断面ズ （Ｂ）平面図 従来のＴｎＧａＡｓ／ＩｎＡＬＡｓ共鳴トンネルダイオ
ード第２図 従来の共鳴トン木ルダノオードの特性 第３図 ＴｎｘＧａ＋−ｘＡｓＣｘ〜０．２） 井戸層 ■１を低電圧化するための従来構造 第４図 （Ａ）断面図 （Ｂ）Ｉ−Ｖ特性 第６図 （Ａ）バイアスを印加した共鳴構造 （Ｂ）３次元モデル （Ｃ）２次元モデル 本発明の解析 第５図
あり、（Ａ＞は共鳴構造へのキャリア注入部の概略斜視
図、（Ｂ）は共鳴構造を有するダイオードの概略斜視図
、（Ｃ）は共鳴構造を有するトランジスタの概略斜視図
、 第２図（Ａ＞、（Ｂ）は従来の共鳴トンネルダイオード
の断面図と平面図、 第３図（Ａ）、（Ｂ）は従来の共鳴トンネルダイオード
の特性を示すＩ−Ｖ特性図と回路図、第４図は、低電圧
側安定点を低電圧化するための従来構造のバンド図、 第５図（Ａ）、（Ｂ）、（Ｃ）は本発明者による解析を
示す線図で（Ａ）はバンド図、（Ｂ）は３次元モデルの
状態数分布図、（Ｃ）は２次元モデルの状態数分布図、 第６図（Ａ＞、（Ｂ）は本発明の実施例によるＩｎＧａ
Ａｓ層 ＩｎＡ ｌへＳ共鳴トンネルダイオードを示し
、（Ａ）は断面図、（Ｂ）はＩ−Ｖ特性図、第７図は本
発明の具体的実施例による共鳴トンネルダイオードの断
面図である。 図において、 １ａ、１ｂ、１ｃ、１ｄ ４．６ キャリア注入部 ２次元キャリア注入部 共鳴構造 バリア層 井戸層 ベース領域 コレクタバリア領域 コレクタ領域 基板 第１の！極層 ＩｎＡｌＡｓバリア層 ＩｎＧａＡＳ井戸層 ＩｎＡ ＪＡＳバリア層 第２の電極層 電極 ′ｒｊｈ極 高抵抗層 基板 下コンタクト層 ａ ｌｂ ｌｃ １ｄ （Ａ）共鳴構造へのキャリア注入部 （Ｃ）共鳴トンネルトランジスタ 第 図 ３４、３５ 下ｆｉｌ整層 下スペーサ層 下バリア層 井戸層 上バリア層 上スペーサ層 上脚整層 上コンタクト層 高抵抗領域 電極 （Ａ＞断面ズ （Ｂ）平面図 従来のＴｎＧａＡｓ／ＩｎＡＬＡｓ共鳴トンネルダイオ
ード第２図 従来の共鳴トン木ルダノオードの特性 第３図 ＴｎｘＧａ＋−ｘＡｓＣｘ〜０．２） 井戸層 ■１を低電圧化するための従来構造 第４図 （Ａ）断面図 （Ｂ）Ｉ−Ｖ特性 第６図 （Ａ）バイアスを印加した共鳴構造 （Ｂ）３次元モデル （Ｃ）２次元モデル 本発明の解析 第５図
Claims (3)
- （１）、１対のバリア層（４、６）間に井戸層（５）が
挟まれた共鳴構造（３）を有する半導体装置であって、
該共鳴構造に対するキャリア注入部（１）が１方向のキ
ャリアの運動を制限する２次元キャリア注入部（１ａ、
１ｂ）で構成されることを特徴とする半導体装置。 - （２）、該共鳴構造（３）に関して、該キャリア注入部
（１）と反対側にキャリア収集部（２）を有し、ダイオ
ードを構成する請求項１記載の半導体装置。 - （３）、該キャリア注入部（１）をエミッタ領域とし、
該共鳴構造（３）をエミッタバリア領域とし、エミッタ
バリア領域に隣接してベース領域（７）コレクタバリア
領域（８）、コレクタ領域（９）を有し、トランジスタ
を構成する請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63316824A JP2680086B2 (ja) | 1988-12-14 | 1988-12-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63316824A JP2680086B2 (ja) | 1988-12-14 | 1988-12-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02161780A true JPH02161780A (ja) | 1990-06-21 |
| JP2680086B2 JP2680086B2 (ja) | 1997-11-19 |
Family
ID=18081327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63316824A Expired - Lifetime JP2680086B2 (ja) | 1988-12-14 | 1988-12-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680086B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0349268A (ja) * | 1989-07-18 | 1991-03-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04125966A (ja) * | 1990-09-17 | 1992-04-27 | Nec Corp | 半導体装置およびその製造方法 |
| US5811831A (en) * | 1992-10-31 | 1998-09-22 | Sony Corporation | Semiconductor device exploiting a quantum interference effect |
-
1988
- 1988-12-14 JP JP63316824A patent/JP2680086B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0349268A (ja) * | 1989-07-18 | 1991-03-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04125966A (ja) * | 1990-09-17 | 1992-04-27 | Nec Corp | 半導体装置およびその製造方法 |
| US5811831A (en) * | 1992-10-31 | 1998-09-22 | Sony Corporation | Semiconductor device exploiting a quantum interference effect |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2680086B2 (ja) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| JPH0421336B2 (ja) | ||
| US5349201A (en) | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate | |
| KR19980034078A (ko) | 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 | |
| US4752934A (en) | Multi quantum well laser with parallel injection | |
| JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH05243559A (ja) | 共鳴トンネル効果量子井戸トランジスタ | |
| JPH04230042A (ja) | 電界効果トランジスタ | |
| JPH02231777A (ja) | 共鳴トンネル光電素子 | |
| JPH06140624A (ja) | ショットキー接合素子 | |
| US6670653B1 (en) | InP collector InGaAsSb base DHBT device and method of forming same | |
| US4959696A (en) | Three terminal tunneling device and method | |
| JP2575901B2 (ja) | グリッド入り量子構造 | |
| JPH0770743B2 (ja) | 共鳴トンネリングバリア構造デバイス | |
| JPH02161780A (ja) | 半導体装置 | |
| JP2891244B2 (ja) | 電界効果トランジスタ | |
| JPH0740570B2 (ja) | 共鳴トンネリング装置 | |
| JPH0459786B2 (ja) | ||
| JP2856323B2 (ja) | 半導体装置 | |
| JPH0630399B2 (ja) | 共鳴トンネル・ダイオ−ド | |
| US5408107A (en) | Semiconductor device apparatus having multiple current-voltage curves and zero-bias memory | |
| JP2655424B2 (ja) | 高速半導体装置 | |
| JP2535565B2 (ja) | 半導体装置 | |
| JPH07120791B2 (ja) | 半導体装置 | |
| JP2752477B2 (ja) | 半導体装置 |