JPH03500344A - 自己検査回路を有する電子アセンブリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 自己検査回路を有する電子アセンブリ 本発明は特許請求の範囲の請求項１の前文の特徴による電子アセンブリに関する ものである。

その正しい機能を保証しかつ評価するため電子アセンブリはその製造および使用 中に繰り返して検査を受ける。そのためにアセンブリは検査データ（出力データ の列）を出力するため適当な検の比較により、検査される回路が正常か否かが確 認される。たとえば、検査パターンを自動検査装置から被検査物の入力ビンを介 して被検査物に供給し、また検査データを出力ビンを介して自動検査装置により 検査することが可能である。この場合、検査パターンの発生も検査データの評価 も被検査物の外部で行われる。直接に外部から近接可能でないような回路部分を も検査し得る可能性は、検査パターンを内部で発生しかつ評価する検査方法によ り得られる。

既にドイツ連邦共和国特許第２９０２３７５号明細書から、段階的な作動のため に相前後して配置されている一連のフリップフロップ回路から成るものを自己検 査回路として使用することは公知である。この回路には、回路の出力状態が現在 および以前の入力信号に関係するように、直接的な入力端が存在している。回路 の出力端は検査すべきディジタル論理モジュールのデータ入力端に接続されてお り、またディジタル論理モジュールの出力端は第２の回路の入力端と接続されて いる。こうして第１の回路の出力信号が論理モジュールに供給され、また論理モ ジュールの各出力信号が第１の回路の一方の入力端に供給され、その状態が第１ の回路からの各入力信号への論理モジュールの回答をなす。すなわち検査方法の 終了時に第２の回路の出力端には、第２の回路の最後の入力信号および先行のす べての入力信号に関係する状態が存在する。

こうしてすべての検査列への論理回路の相続く回答に対して特徴的な独特の出力 シグナチュアが発生される。この出力シグナチュアは次いで検査列の終了時に、 ディジタル論理回路の正常性を確認するため、予め定められた検査シグナチュア と比較される。出力シグナチュアと予め定められた検査シグナチュアとの一致ま たは相違により、回路が正しく動作するか否かが確認される。

公知の検査回路はマイクロプロセッサまたはその他の構成要素と同一の集積され た回路モジュール上に配置されている。しかし検査信号を発生するための制御信 号は外部からモジュールに供給されなければならず、また検査結果を評価するた め第２の回路出力が読まれ、またモジュールの外部で処理されなければならない 。

さらに公知の自己検査回路ではアドレスまたは制御情報が検査すべき回路に提供 されないので、マイクロプロセッサシステム全体の機能の検査のためには通して いない。マイクロプロセッサシステム全体の機能の検査は命令、アドレスおよび 検査データの発生およびシステム全体に生ずる信号の検査を必要とする。

別の公知の装置（ヨーロッパ特許出願公開第０１３５００９号明細書）では、主 マイクロプロセッサとこれに対応付けられている主メモリとを有するマイクロプ ロセッサシステムの検査のために、メモリを有する制御マイクロプロセッサが設 けられ、指示ユニットを介して主マイクロプロセッサ、主メモリおよび検査装置 のエラーおよびその種類の確認が可能になるようにされ、また制御マイクロプロ セッサが検査列を検査装置のその他の部分、主マイクロプロセッサおよび主メモ リにそれらの検査のために伝達し得るように制御マイクロプロセッサと検査すべ き回路との間の接続を形成するためのインタフェース回路が設けられている。こ の公知の装置の欠点は、必要な外部配線を有し、検査すべきマイクロプロセッサ の主プログラムに内包されている複雑な検査プログラムを実行する複雑な制御マ イクロプロセッサが必要とされることである。

さらに、複雑なマイクロプロセッサシステムでは、確実な検査を時間および費用 の著しくかかるものとする特に多数の検査すべき機能（命令、オペランド）が存 在する。

本発明の課題は、わずかな費用で複雑なマイクロプロセッサシステムを有するア センブリをも迅速かつ確実に検査し得る自己検査回路を有する電子アセンブリを 提供することである。

この課題を解決するため、冒頭に記載した種類の電子アセンブリは特許請求の範 囲の請求１の特徴部分に記載されている特徴を有する。有利な仕方で本発明によ る装置によれば、検査パターンとして擬イ以ランダムなディジタル信号の使用に よりアセンブリのモジュールの確実な検査が可能にされる。マイクロプロセッサ システム内のバスにそれぞれ固有の検査パターンを別々に与えることにより、検 査すべき機能への最適な適応が保証されている。検査パターンを発生するために 、アセンブリのマイクロプロセッサ内の主プログラムの部分を働かせる固有の検 査マイクロプロセッサは必要でなく、それによって自己検査回路は検査すべきモ ジュールからの大きい独立性を有する。たとえば、ここに説明される検査手順は 他の検査段階（エージング、加熱検査）の間にも単に電流供給源の簡単な取付に より実行され得る。たとえばシフトレジスタ回路としての検査パターン発生器の 回路技術的実現はそれ自体としては文献ティーツェ／シヱンク著「半導体回路技 術ノ、第５版、スプリンガー出版、１９８０年、第５０９〜５１２頁から公知で ある。

本発明による装置の有利な実施態様は特許請求の範囲の請求項２にあげられてい る。

検査手順が特許請求の範囲の請求項３により、次々と処理される４つの過程で進 行するならば、自己検査回路を有する電子アセンブリは特に有利に動作する。こ こで各検査段階で検査すべきモジュールに対して重要なバスが特有の擬似ランダ ム検査パターンを供給される。この場合、簡単な仕方で制？’Ｅ機能も制御バス を介して検査され得るし、メモリモジュール（ＲＯＭ、ＲＡＭ）におけるメモリ 場所の有意義な検査もその隣接範囲を考慮に入れて実行され得る。

本発明を図面により説明する。第１図は検査進行の説明図、第２図は検査すべき モジュールを有する自己検査回路のブロック回路図、第３図は検査パターン発生 器のそれ自体は公知の実施例を示す図、また第４図は検査データ評価の実施例を 示す閲である。

第１図による説明図中で検査段階１・・・４の順序は自己検査回路ＳＴＳと１つ の電子アセンブリの検査すべきモジュールμＰ、　ＲＯＭ、ＲＡＭとの間の相互 作用により示されている。第１の検査段階では電子アセンブリの投入後に自己検 査回路ＳＴＳの自己検査が行われ、この自己検査では自己検査回路ＳＴＳの最も 重要なシステム機能、たとえば検査パターンの正しい出力が検査される。

第２の検査段階ではプロセッサモジュールμＰが、擬似ランダム命令列、擬似ラ ンダムオペランドおよび擬似ランダム制御信号から成る相応の検査パターンを供 給される。第３の検査段階では読出しモジュールＲＯＭが実施例では擬似ランダ ムアドレスを供給され、その内容からシグナチェアが形成される。第３の検査段 階では書込み／続出しモジュールＲＡＭがメモリ範囲をアドレス指定する擬イ以 ランダムアドレス、メモリ範囲内に書込まれる擬似ランダムデータおよび擬似ラ ンダム書込み／読出しサイクルか・ら成る検査パターンにより検査される。

第２図には自己検査回路ＳＴＳの必要な要素が検査すべきモジュールμＰＳＲＯ Ｍ、ＲＡＭと結び付けて示されている。＄１の検査パターン発生器ＴＭＧＩはデ ータバスＤＢを介してプロセッサモジュールμＰと接続されている。同じように 第２の検査パターン発生器ＴＭＧ２は制御バスＳＢを介してプロセッサモジュー ルμＰと接続されている。データバスＤＢ、アドレスバスＡ、Ｂおよび制御バス ＳＢを介してプロセッサモジュールμＰは検査データ評価回路ＴＤＡと接続され ている。ここでその最もＮ単な実施例ではディジタルカウントモジュールであっ てもよい別の検査パターン発生器ＴＭＧ３がアドレスバスＡＢを介して読出しモ ジュールＲＯＭと接続されており、読出しモジュールＲＯＭは読出すべきデータ をデータバスＤＢを介して同じく検査データ評価回路ＴＤＡに与える。さらに、 最も簡単な場合と同じくディジタルカウンタまたは線形負帰還シフトレジスタで あってもよい第４の検査パターン発生器ＴＭＧ４がアドレスバスＡＢを介して書 込み／続出しモジュールＲＡ、　Ｍと接続されており、書込み／読出しモジュー ルＲＡＭは読出されたデータを同じくデータバスＤＢを介して同じ（検査データ 評価回路ＴＤＡに与える。こうして検査パターンの供給は、図示されている実施 例では、それぞれデータバスＤＢ、アドレスバスＡＢおよび制御バスＳＢが相応 の、場合によっては異なる検査パターンを供給される多重の検査パターン発生器 を用いて行われる。非常に広範囲な検査パターンがプロセッサモジュールμＰに 対して必要とされる。従って、データバスに対する固有の検査パターン発生器Ｔ ＭＧ　１および制御バスに対する別の検査パターン発生器ＴＭＧ２が必要とされ る。この場合、データバスに対する検査パターンは書込み／続出しモジュールＲ ＡＭに対する書込むべきデータに対しても利用され得る。アドレスバスＡＢに対 する検査パターンは、図示されている実施例によれば、検査パターン発生器ＴＭ Ｇ２と検査パターン発生器ＴＭＧ４との間の破線の接続線により示されているよ うに、書込み／続出しモジュールＲＡＭのアドレス指定のためにも利用され得る 検査パターン発生器ＴＭＧ３により発生される。

第３図には検査パターン発生器のそれ自体は公知の実施例（たとえば文献ティー ツェ／シェンク著「半導体回路技術」、第５版、スプリンガー出版、ｘ９ｓｏ忽 、第５０９〜５１２頁参照）が示されている。ここでは、クロックＴをクロック 入力＠Ｃに供給される４つのフリップフロップ−モジュールＦ１・・−Ｆ４が相 前後して接続されている。フリップフロップ−モジュールＦｌ・・−Ｆ４の出力 端Ｑにはそれぞれ状態量Ｘ、・・・χ４が生ずる。量ｘ３およびχ１は排他的オ ア回路ＥＸＯを介して第１のフリップフロップ−モジュールＦ１のデータ入力端 りに帰還されている。フリップフロップ回路の出力端Ｑはそれぞれ後続のフリン ブフロップーモジュールＦ２、Ｆ３、Ｆ４の入力端りに導かれている。状ｇ＠　 Ｘ　。

・・・Ｘ４ならびにフリップフロップ−モジュールＦ１に帰還される量ｙの状態 表は下記のようになる。ここで最初の状態量はＸ、＝１、他の状態量はＸｚ　＋ 　Ｘ３　＋　Ｘａ　−０であることから出発されている。

こうして各検査パルスにおいて情報が１ポジシヨンだけ右方にシフトされる。図 示されている実施例では、ここでは各１５検査パルスの後に初期状態が再び形成 されていることが認識される。

より大きい周期を得るためには、相応により長いシフトレジスタを使用しなけれ ばならない。

第４図には右手部に、個別シグナチュアがそれぞれ１つの線形負帰還シフトレジ スタＬＰＳＲで評価され、その出力がマルチプレクサＭＩＪχを介して別の線形 負帰還シフトレジスタＬＦＳＲに供給され、このシフトレジスタが続いてシステ ムシグナチュアを形成する検査データ評価回路ＴＤＡの実施例が詳細に示されて いる。こうして検査結果がこのシステムシグナチュアの形態で指示され得る。

国際調査報告 ｍ−−１＾−−酬一’　Ｐｅｒ／ＤＥ　８Ｂ１００５７７２国際調査報告　ＤＥ 　８８００５７７

Claims (3)

【特許請求の範囲】
1. １．それぞれ検査すべきアセンブリのモジュールに対する検査パターンとしてオ フラインで内部検査信号を発生し、また結果信号の内部評価を行う自己検査回路 を有し、その際に自己検査回路が、結果シグナチュアを発生するために線形負帰 還シフトレジスタを含んでいる検査データ評価回路を含んでおり、また電子アセ ンブリが少なくとも１つのマイクロプロセッサを含んでいる電子アセンブリにお いて、 検査信号が擬似ランダムディジタル信号であり、また検査すべきモジュールに対 して特有の検査パターンを発生する検査パターン発生器（ＴＭＧ１…）が自己検 査回路に設げられており、その際にアドレスバス（ＡＢ）、データバス（ＤＢ） および制御バス（ＳＢ）に対してそれぞれ１つの検査パターン発生器が存在して いることを特徴とする電子アセンブリ。
2. ２．検査すべきモジュール（ｕＰ、ＲＯＭ、ＲＡＭ）の結果信号がそれぞれ１つ の線形負帰還シフトレジスタ（ＬＦＳＲ）を介してマルチプレクサ（ＭＵＸ）に 導かれており、また別の線形負帰還シフトレジスタにおいてマルチプレクサ（Ｍ ＵＸ）における端子にシステムシグナチュアが形成されることを特徴とする請求 項１記載の電子アセンブリ。
3. ３．第１の検査段階でアセンブリの投入後に自己検査回路が自己検査を行い、第 １の検査段階でプロセッサ（ｕＰ）がデータバス（ＤＢ）に対して、擬似ランダ ム命令列および擬似ランダムオペランドから成る検査パターン列を供給され、ま た制御バス（ＳＢ）に対して擬似ランダム制御信号を供給され、第１の検査段階 で読出しモジュール（ＲＯＭ）がアドレスバス（ＡＢ）を介して擬似ランダムア ドレスを供給され、その内容からシグナチュアが形成され、また第１の検査段階 で書込み／読出しモジュール（ＲＡＭ）が、メモリ範囲をアドレス指定するアド レスバス（ＡＢ）に対する擬似ランダムアドレスと、データバス（ＤＢ）を介し てメモリ範囲に書込まれる擬似ランダムデータと、制御バス（ＳＢ）を介して伝 達される擬似ランダム読出し／書込みサイクルとから成る検査パターン列により 検査されることを特徴とする請求項１または２記載の電子アセンブリ。