JPH0584666B2 - - Google Patents
Info
- Publication number
- JPH0584666B2 JPH0584666B2 JP60259089A JP25908985A JPH0584666B2 JP H0584666 B2 JPH0584666 B2 JP H0584666B2 JP 60259089 A JP60259089 A JP 60259089A JP 25908985 A JP25908985 A JP 25908985A JP H0584666 B2 JPH0584666 B2 JP H0584666B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- hole
- insulating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置及びその製造方法に関
し、特にその多層配線技術の改良に関するもので
ある。
し、特にその多層配線技術の改良に関するもので
ある。
第４図は例えば従来の半導体装置を示す断面図
であり、第５図はその製造フローを示す図であ
る。図において、１はシリコン（Si）基板、２は
該シリコン基板１上に形成された不純物拡散層、
３はシリコン基板１上に形成された下地絶縁膜、
４は不純物拡散層２と接続する一層目のアルミニ
ウム配線、５は該アルミニウム配線４を覆う層間
絶縁膜である。６は二層目のアルミニウム配線
で、層間絶縁膜５の開口部であるスルーホールに
て一層目のアルミニウム配線４と接続する。
であり、第５図はその製造フローを示す図であ
る。図において、１はシリコン（Si）基板、２は
該シリコン基板１上に形成された不純物拡散層、
３はシリコン基板１上に形成された下地絶縁膜、
４は不純物拡散層２と接続する一層目のアルミニ
ウム配線、５は該アルミニウム配線４を覆う層間
絶縁膜である。６は二層目のアルミニウム配線
で、層間絶縁膜５の開口部であるスルーホールに
て一層目のアルミニウム配線４と接続する。
次にその製造方法について説明する。
まず、第５図に示すように、シリコン（Si）
基板１上に写真製版技術及びイオン注入技術等を
用い不純物拡散層２を形成する。次にSi界面を保
護するための下地絶縁膜３を堆積し、その不純物
拡散層２上の下地絶縁膜３に、外部と電気的コン
タクトをとるためのコンタクト孔を開ける。その
後一層目アルミニウム配線４を上記コンタクト孔
内及び下地絶縁膜３上に形成し、パターニングを
行う。
基板１上に写真製版技術及びイオン注入技術等を
用い不純物拡散層２を形成する。次にSi界面を保
護するための下地絶縁膜３を堆積し、その不純物
拡散層２上の下地絶縁膜３に、外部と電気的コン
タクトをとるためのコンタクト孔を開ける。その
後一層目アルミニウム配線４を上記コンタクト孔
内及び下地絶縁膜３上に形成し、パターニングを
行う。
次に第５図に示すように、下地絶縁膜３及び
アルミニウム配線４上全面に層間絶縁膜５を堆積
する。次に第５図に示すように、層間絶縁膜５
に、写真製版技術を用い一層目アルミニウム配線
４と電気的コンタクトをとるためのスルーホール
を開ける。
アルミニウム配線４上全面に層間絶縁膜５を堆積
する。次に第５図に示すように、層間絶縁膜５
に、写真製版技術を用い一層目アルミニウム配線
４と電気的コンタクトをとるためのスルーホール
を開ける。
次に第５図に示すように、スルーホール及び
層間絶縁膜５上全面に、アルミニウム膜をスパツ
タリング法にて堆積し、写真製版技術を用いてパ
ターニングして二層目アルミニウム配線６を形成
する。
層間絶縁膜５上全面に、アルミニウム膜をスパツ
タリング法にて堆積し、写真製版技術を用いてパ
ターニングして二層目アルミニウム配線６を形成
する。
従来の半導体装置は以上のようなプロセスによ
り製造されているので、スルーホールが微細化さ
れ、アスペクト比（コンタクト孔深さとコンタク
ト径の比）が大きくなるのに伴い、スパツタ法に
よる成膜時にアルミニウム粒子がスルーホールの
奥まで入つてゆかなくなり、急峻なスルーホール
段差部における二層目アルミニウム配線のステツ
プカバレツジが十分でなくなり、従つて、このス
ルーホール段差部での配線電流密度が急増し、エ
レクトロ・マイグレーシヨンなどを引き起こすと
いつた問題点があつた。
り製造されているので、スルーホールが微細化さ
れ、アスペクト比（コンタクト孔深さとコンタク
ト径の比）が大きくなるのに伴い、スパツタ法に
よる成膜時にアルミニウム粒子がスルーホールの
奥まで入つてゆかなくなり、急峻なスルーホール
段差部における二層目アルミニウム配線のステツ
プカバレツジが十分でなくなり、従つて、このス
ルーホール段差部での配線電流密度が急増し、エ
レクトロ・マイグレーシヨンなどを引き起こすと
いつた問題点があつた。
この発明は上記のような問題点を解消するため
になされたもので、ステツプカバレツジがよく、
エレクトロ・マイグレーシヨンなどを引き起こさ
れない、信頼性の高い半導体装置を得ることを目
的とする。
になされたもので、ステツプカバレツジがよく、
エレクトロ・マイグレーシヨンなどを引き起こさ
れない、信頼性の高い半導体装置を得ることを目
的とする。
この発明に係る半導体装置及びその製造方法
は、多層配線におけるスルーホール形成部分にア
ルミニウム以外の金属、シリサイドあるいは半導
体を設け、その後そのスルーホール周囲にアルミ
ニウム水和酸化物からなる層間絶縁膜を形成した
ものである。
は、多層配線におけるスルーホール形成部分にア
ルミニウム以外の金属、シリサイドあるいは半導
体を設け、その後そのスルーホール周囲にアルミ
ニウム水和酸化物からなる層間絶縁膜を形成した
ものである。
この発明においては、スルーホール形成部分に
アルミニウム以外の金属、シリサイドあるいは半
導体を設け、次にこのスルーホール周囲にアルミ
ニウム水和酸化物からなる層間絶縁膜を形成する
ようにしたので、スルーホール内を完全に埋め込
んだ構造の多層配線を形成することができる。
アルミニウム以外の金属、シリサイドあるいは半
導体を設け、次にこのスルーホール周囲にアルミ
ニウム水和酸化物からなる層間絶縁膜を形成する
ようにしたので、スルーホール内を完全に埋め込
んだ構造の多層配線を形成することができる。
以下、この発明の一実施例を図について説明す
る。
る。
第１図は本発明の一実施例による半導体装置を
示す断面図であり、第３図はその製造フローを示
す図である。図において、第４図、第５図と同一
符号は同一または相当部分を示し、７はスルーホ
ール形成部分のシリサイド層、８は層間絶縁膜と
なるアルミニウム水和酸化物層である。
示す断面図であり、第３図はその製造フローを示
す図である。図において、第４図、第５図と同一
符号は同一または相当部分を示し、７はスルーホ
ール形成部分のシリサイド層、８は層間絶縁膜と
なるアルミニウム水和酸化物層である。
次に第３図の製造フローを用いて本実施例の製
造方法について説明する。
造方法について説明する。
一層目アルミニウム配線４を形成するところま
では従来の半導体装置と同じであり、省略する
（第３図）。
では従来の半導体装置と同じであり、省略する
（第３図）。
次に、シリサイド層７をスパツタ法により全面
に堆積し、写真製版技術を用いてスルーホール形
成部分以外をエツチングにより除去する（第３図
）。
に堆積し、写真製版技術を用いてスルーホール形
成部分以外をエツチングにより除去する（第３図
）。
次に、全面をスパツタエツチ処理を行つた後
に、40℃以上の加熱純水または水蒸気中で表面処
理することにより、一層目アルミニウム配線４上
及び下地絶縁膜３上にシリサイド層７をマスクと
してアルミニウム水和酸化物層８を選択的に形成
する（第３図）。
に、40℃以上の加熱純水または水蒸気中で表面処
理することにより、一層目アルミニウム配線４上
及び下地絶縁膜３上にシリサイド層７をマスクと
してアルミニウム水和酸化物層８を選択的に形成
する（第３図）。
次にスパツタリング法によりアルミニウム膜を
全面に堆積し、写真製版技術を用いてパターニン
グし、二層目アルミニウム配線６を形成する（第
３図）。
全面に堆積し、写真製版技術を用いてパターニン
グし、二層目アルミニウム配線６を形成する（第
３図）。
このように本実施例によれば、一層目のアルミ
ニウム配線４上のスルーホール形成部分にシリサ
イド層７を形成し、その後そのスルーホール周囲
にアルミニウム水和酸化物層８を形成し、そして
二層目のアルミニウム配線６を形成するようにし
たので、低い温度領域での処理にてスルーホール
内を完全に埋め込んだ構造を得ることができ、こ
れによりスルーホールにおける配線のステツプカ
バレツジがよくなり、エレクトロ・マイグレーシ
ヨン等を引き起こさない半導体装置を得ることが
できる。
ニウム配線４上のスルーホール形成部分にシリサ
イド層７を形成し、その後そのスルーホール周囲
にアルミニウム水和酸化物層８を形成し、そして
二層目のアルミニウム配線６を形成するようにし
たので、低い温度領域での処理にてスルーホール
内を完全に埋め込んだ構造を得ることができ、こ
れによりスルーホールにおける配線のステツプカ
バレツジがよくなり、エレクトロ・マイグレーシ
ヨン等を引き起こさない半導体装置を得ることが
できる。
第２図は本発明の他の実施例による半導体装置
の断面図であり、図中、第１図と同一符号は同一
または相当部分を示し、９はアルミニウム水和酸
化物層８上に形成された絶縁膜である。
の断面図であり、図中、第１図と同一符号は同一
または相当部分を示し、９はアルミニウム水和酸
化物層８上に形成された絶縁膜である。
上述の実施例では、層間絶縁膜としてアルミニ
ウム水和酸化物層８のみを用いたものを示した
が、アルミニウム水和酸化物層８だけであると絶
縁力が弱い場合等には、第２図に示すように、
SOG（Spin On Glass）やCVD法により形成した
絶縁膜９との２層構造としてもよい。
ウム水和酸化物層８のみを用いたものを示した
が、アルミニウム水和酸化物層８だけであると絶
縁力が弱い場合等には、第２図に示すように、
SOG（Spin On Glass）やCVD法により形成した
絶縁膜９との２層構造としてもよい。
また、上記実施例ではスルーホール形成部分に
シリサイド層７を用いたが、これは例えば導電性
をもつチタン（Ti）、タングステン(W)、クロム
（Cr）等のアルミニウム以外の金属、シリコン
（Si）等の半導体であつてもよい。
シリサイド層７を用いたが、これは例えば導電性
をもつチタン（Ti）、タングステン(W)、クロム
（Cr）等のアルミニウム以外の金属、シリコン
（Si）等の半導体であつてもよい。
以上のように本発明に係る半導体装置及びその
製造方法によれば、スルーホール形成部分に導電
性をもつアルミニウム以外の金属、シリサイドあ
るいは半導体の層を設け、次に層間絶縁膜として
スルーホール周囲にアルミニウム水和酸化物層を
選択成長させるようにしたので、スルーホール部
の埋め込みを完全にでき、スルーホール部の第２
の配線のカバレツジが良好となり、エレクトロ・
マイグレーシヨンなどを引き起こさない、信頼性
の高い半導体装置を得ることができる効果があ
る。
製造方法によれば、スルーホール形成部分に導電
性をもつアルミニウム以外の金属、シリサイドあ
るいは半導体の層を設け、次に層間絶縁膜として
スルーホール周囲にアルミニウム水和酸化物層を
選択成長させるようにしたので、スルーホール部
の埋め込みを完全にでき、スルーホール部の第２
の配線のカバレツジが良好となり、エレクトロ・
マイグレーシヨンなどを引き起こさない、信頼性
の高い半導体装置を得ることができる効果があ
る。
第１図は本発明の一実施例による半導体装置を
示す断面図、第２図は本発明の他の実施例による
半導体装置を示す断面図、第３図は第１図に示す
半導体装置の製造フローを示す図、第４図は従来
の半導体装置を示す断面図、第５図は第４図の半
導体装置の製造フローを示す図である。 図において、１はシリコン（Si）基板、２は不
純物拡散層、３は下地絶縁膜、４は一層目アルミ
ニウム配線、６は二層目アルミニウム配線、７は
シリサイド層、８はアルミニウム水和酸化物層、
９は絶縁膜である。なお、図中、同一符号は同一
または相当部分を示す。
示す断面図、第２図は本発明の他の実施例による
半導体装置を示す断面図、第３図は第１図に示す
半導体装置の製造フローを示す図、第４図は従来
の半導体装置を示す断面図、第５図は第４図の半
導体装置の製造フローを示す図である。 図において、１はシリコン（Si）基板、２は不
純物拡散層、３は下地絶縁膜、４は一層目アルミ
ニウム配線、６は二層目アルミニウム配線、７は
シリサイド層、８はアルミニウム水和酸化物層、
９は絶縁膜である。なお、図中、同一符号は同一
または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 第１の配線と第２の配線とが層間絶縁膜で分
離され、該層間絶縁膜に開口したスルーホールに
て上記第１の配線と第２の配線とが接続されてい
る半導体装置において、 上記スルーホール内はアルミニウム以外の金
属、シリサイドあるいは半導体により埋め込ま
れ、 上記層間絶縁膜の一部または全部がアルミニウ
ム水和酸化物よりなることを特徴とする半導体装
置。 ２ 第１の配線上のスルーホール形成部分に導電
性をもつアルミニウム以外の金属、シリサイドあ
るいは半導体の層を配設する工程と、 スルーホール周囲の層間絶縁膜形成部分にアル
ミニウム水和酸化物層を加水処理により形成する
工程と、 第２の配線を上記スルーホール部分にて接続す
るように形成する工程とを含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60259089A JPS62222653A (ja) | 1985-11-18 | 1985-11-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60259089A JPS62222653A (ja) | 1985-11-18 | 1985-11-18 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62222653A JPS62222653A (ja) | 1987-09-30 |
| JPH0584666B2 true JPH0584666B2 (ja) | 1993-12-02 |
Family
ID=17329159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60259089A Granted JPS62222653A (ja) | 1985-11-18 | 1985-11-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62222653A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100241529B1 (ko) * | 1996-12-12 | 2000-02-01 | 김영환 | 플라즈마를 이용한 반도체 소자의 금속배선 부식방지방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51150985A (en) * | 1975-06-19 | 1976-12-24 | Mitsubishi Electric Corp | Fabrication method of semiconductor device |
| JPS526795A (en) * | 1975-07-07 | 1977-01-19 | Mitsubishi Rayon Co Ltd | Process for producing polyester polymers |
| JPS5261964A (en) * | 1975-11-18 | 1977-05-21 | Seiko Epson Corp | Semiconductor device |
| JPS5630744A (en) * | 1979-08-21 | 1981-03-27 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
| JPS5831215B2 (ja) * | 1979-09-29 | 1983-07-05 | 森六株式会社 | 配位型高分子鉄（２）ポルフィリン錯体を有効成分としてなる酸素吸脱着剤 |
-
1985
- 1985-11-18 JP JP60259089A patent/JPS62222653A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62222653A (ja) | 1987-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0360055A (ja) | 集積回路の製造方法 | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| KR920004226B1 (ko) | 반도체장치의 제조방법 | |
| JPH03138934A (ja) | 異なる深さを有する窓のエッチング法 | |
| US5700726A (en) | Multi-layered tungsten depositions for contact hole filling | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| US4884120A (en) | Semiconductor device and method for making the same | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPH05283533A (ja) | 半導体装置の製造方法 | |
| KR100214851B1 (ko) | 반도체 디바이스의 금속 배선 형성 방법 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPH04113655A (ja) | 半導体装置およびその製造方法 | |
| JPH0464235A (ja) | 半導体装置及びその製造方法 | |
| JPH0254524A (ja) | 半導体装置の製造方法 | |
| JPH01230269A (ja) | 半導体集積回路装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS6146051A (ja) | 配線方法 | |
| JPS62166547A (ja) | 多層配線構造体の形成方法 | |
| JPH02277230A (ja) | 電極取り出し部の構成方法 | |
| JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
| JPH03280533A (ja) | 半導体装置 | |
| JPS60245149A (ja) | 半導体装置の製造方法 |