JPH0351014B2 - - Google Patents

Info

Publication number
JPH0351014B2
JPH0351014B2 JP59189192A JP18919284A JPH0351014B2 JP H0351014 B2 JPH0351014 B2 JP H0351014B2 JP 59189192 A JP59189192 A JP 59189192A JP 18919284 A JP18919284 A JP 18919284A JP H0351014 B2 JPH0351014 B2 JP H0351014B2
Authority
JP
Japan
Prior art keywords
address
page
virtual
virtual address
page table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59189192A
Other languages
English (en)
Other versions
JPS6182254A (ja
Inventor
Kazunori Hiraishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59189192A priority Critical patent/JPS6182254A/ja
Publication of JPS6182254A publication Critical patent/JPS6182254A/ja
Publication of JPH0351014B2 publication Critical patent/JPH0351014B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はページ・テーブル・アドレス変換処理
方式、特に仮想アドレスを実アドレスにアドレス
変換するために設けられたセグメント・テーブル
及びページ・テーブルを有するデータ処理装置に
おいて、当該ページ・テーブルが位置する仮想ア
ドレスを迅速に求めるページ・テーブル・アドレ
ス変換処理方式に関するものである。
〔従来の技術と発明が解決しようとする問題点〕
各ジヨブ毎に独立した仮想空間(仮想記憶領
域)を割り当て、処理を実行する仮想記憶方式が
ある。第4図は当該仮想記憶方式の構成例を表わ
している。図中の符号101は与えられる仮想ア
ドレス、102はセグメント・テーブル、103
はページ・テーブル、104はTLB、105は
変換された結果の実ページを表わしている。
仮想アドレス101が与えられると、(i)当該ア
ドレス101内のインデツクスsにもとづいてセ
グメント・テーブル102の所定のエントリが索
引され、(ii)当該エントリの内容にもとづいて指示
されたページ・テーブル103内において、上記
アドレス101内のインデツクスpにもとづい
て、所定のエントリが索引され、(iii)当該エントリ
の内容と上記アドレス101内のページ内変位d
とによつて実ページ105が得られる。そして、
その結果の仮想アドレスと実アドレスとの対応関
係の情報がTLB104内にエントリされて以後
の変換のための早引きテーブルとして利用され
る。
当該方式では、仮想アドレスを主記憶上の実ア
ドレスに変換するために当該両者のアドレス関係
を記述したいわゆるセグメント・テーブルおよび
ページ・テーブルが用いられている。このような
データ処理装置において、現に着目している仮想
ページ(甲)をもとにして、当該仮想ページ
(甲)を管理しているページ・テーブル(乙)の
実アドレスや仮想アドレスを知りたい場合があ
る。
この場合、従来では、前記仮想ページ(甲)の
仮想アドレスを与えてLRA(ロード・リアル・ア
ドレス)命令を実行するようにする。これによ
り、即ち第2図ロ図示LRA命令の実行(図示a)
により、当該仮想ページ(甲)の実アドレスを求
める上で前記ページ・テーブルのアドレスが第4
図に関連して説明した如く求められていることか
ら、当該ページ・テーブルの実アドレスはそれか
ら求められる(図示c)。そして、ページ・テー
ブル(乙)の仮想アドレスを求める必要がある場
合には、更に当該実アドレスに基づいて当該実ア
ドレスと仮想アドレスとの対応が用意されている
ページ・フレーム・テーブル(PFT)と呼ばれ
るテーブル(図示せず)を索引し、前記対応が用
意されている1つのエントリ、即ちページ・フレ
ーム・テーブル・エントリ(PFTE)を索引し
(図示d)、当該パージ・フレーム・テーブル・エ
ントリに格納されているVBN(Virtual Block
Number)を用いてページ・テーブル(乙)の仮
想アドレスを算出する(図示e)。即ち上述の第
4図と対応すると、より明瞭になる如く、前記
LRA命令が実行されるとき、例えば第3図図示
の如き仮想ページ(甲)の仮想アドレスの先頭の
12ビツトをセグメント番号として図示されていな
いセグメント・テーブルから該当するセグメン
ト・テーブル・エントリを求める。該セグメン
ト・テーブル・エントリによつて指示される当該
ページ・テーブルの先頭アドレス(実アドレス)
と例えば第3図図示ページ番号とに基づいて第2
図イ図示ページ・テーブル(PGTE)中の
RBN(Real Block Number)を求める。該
RBNに例えば第3図図示ページ内変位を加算等
して前記仮想ページ(甲)の実アドレスが求めら
れる。このような処理がLRA命令によつて実行
されることから、この過程において、ページ・テ
ーブルの実アドレスが求まる。そしてその後に、
前述した如くしてページ・テーブルの仮想アドレ
スが求められる。このように、複雑な処理によつ
てページ・テーブルの仮想アドレスを算出してい
るため、算出するために多くの処理ステツプが必
要となつてしまうと共に処理時間が長くなつてし
まうという問題点があつた。
〔問題点を解決するための手段〕
本発明は、前記問題点を解決するために、シス
テム共通領域内のページ・テーブルが位置する仮
想アドレス情報を格納するアドレス変換テーブル
を設けると共に、該アドレス変換テーブル・エン
トリによつて指定されるページ・テーブルの仮想
アドレスを直接ポイントするようにしている。換
言すると、第4図に示したセグメント・テーブル
102の夫々のエントリには該当するページ・テ
ーブル103の実アドレスが格納されているもの
であるが、本発明においては、上記セグメント・
テーブル102に対比するものとして当該セグメ
ント・テーブル102と同等のレベル位置に、ア
ドレス変換テーブルをもうけ、当該アドレス変換
テーブルの夫々のエントリには該当するページ・
テーブル103の仮想アドレス(実アドレスでは
なくその代わりに)を格納しておくようにする。
そして更にこのとき、各空間固有領域内について
のページ・テーブルを夫々同一仮想アドレスに設
けることにより、前記アドレス変換テーブルを空
間が異なつても単一のもので足りるようにしてい
る。そのため、本発明のページ・テーブル・アド
レス変換処理方式は、仮想アドレスを実アドレス
に変換する変換情報を格納したセグメント・テー
ブル及びページ・テーブルを有するデータ処理装
置において、 前記仮想アドレスを実アドレスに変換するため
のページ・テーブルが位置する仮想アドレス情報
を格納するアドレス変換テーブルを設け、 かつシステム共通領域のものに該当するペー
ジ・テーブルをシステム共通領域内に設けると共
に各空間個有領域内のものに該当するページ・テ
ーブルを夫々空間個有領域内の同一の仮想アドレ
スに設け、 前記アドレス変換テーブルを索引して与えられ
た仮想アドレスから上記夫々のページ・テーブル
が位置する仮想アドレスを算出するようにした ことを特徴と。
〔実施例〕
以下図面を参照しつつ本発明の実施例を詳細に
説明する。
第1図は本発明の1実施例構成図を示す。
図中、1はシステム共通領域、2,2−0ない
し2−nは空間固有領域、3はアドレス変換テー
ブル、4,5−0ないし5−nはページ・テーブ
ルを表す。
第1図において、仮想記憶領域には図示の如く
システム共通領域1および空間固有領域2が設け
られている。そして、システム共通領域1には、
当該領域のアドレスを管理するページ・テーブル
4が設けられている。また、各空間固有領域2−
0ないし2−nには、夫々同一仮想アドレスの位
置にページ・テーブル5−0ないし5−nが夫々
設けられており、システム共通領域1内に設けた
単一のアドレス変換テーブル3によつて夫々ポイ
ントされるよう構成されている。
図中アドレス変換テーブル3は、前述した如く
システム共通領域1内に設けられており、仮想ア
ドレス中の上位ビツト例えば第3図図示0ないし
11ビツトからなるセグメント番号に基づいて生成
された値によつて、例えば第1図図示仮想アドレ
ス0ないしnに対応する形でアドレス変換テーブ
ル・エントリがポイントされるようにされてい
る。換言すれば当該アドレス変換テーブル3は、
いわゆるセグメント・テーブルと同じ大きさを持
ち、従来から用意されているセグメント・テーブ
ルのセグメント・テーブル・エントリがページ・
テーブルの実アドレスをポイントすると同様に、
ポイントされる。そして、各エントリは夫々の仮
想記憶領域のセグメントを管理するページ・テー
ブルの位置を示す仮想アドレスを保持している。
詳述すると、システム共通領域1に対応するエン
トリ群例えば第1図図示セグメント(l+1)な
いしセグメントnからなるエントリ群に対して
は、システム共通領域1を管理するページ・テー
ブル群の仮想アドレスを夫々設定し、空間固有領
域2に対応するエントリ群例えば第1図図示セグ
メント0ないしセグメントlからなるエントリ群
に対しては、空間固有領域2を管理するページ・
テーブル群の仮想アドレスを夫々設定する。
また、システム共通領域1内に設けたページ・
テーブル4の各エントリおよび空間固有領域2−
0ないし2−n内に設けたページ・テーブル5−
0ないし5−nの各エントリには、言うまでもな
く従来と同様に夫々所定の仮想アドレスを実アド
レスに変換する情報が保持されている。
次にページ・テーブル4等に必要な記憶領域が
確保される手順について説明する。
第1図図示構成からなるシステムが起動された
当初、前述したシステム共通領域1を管理するペ
ージ・テーブル4に必要な記憶領域を優先的に固
定した形で確保しておく。また、同様に空間固有
領域2−0ないし2−nを管理するページ・テー
ブル5−0ないし5−nに必要な記憶領域を空間
創成時に夫々優先的に全ての空間固有領域2内で
同一の仮想アドレスを持つように固定的に確保し
ておく。更に、前記確保したページ・テーブル4
およびページ・テーブル5−0ないし5−nをポ
イントする仮想アドレスを索引するためのアドレ
ス変換テーブル3をシステム共通領域1内に作成
する。そして、ページ・テーブル4およびペー
ジ・テーブル5−0ないし5−nに対する実ペー
ジは、当該ページ・テーブルによつて管理する仮
想記憶領域に対する最初の領域を確保する要求が
あつた時点で夫々割り当てる。
以上の如く記憶領域を確保した後、仮想ページ
(甲)の仮想アドレスから当該仮想ページを管理
するページ・テーブル(乙)の仮想アドレスを求
める場合には、当該仮想ページ(甲)の仮想アド
レスからセグメント番号を求め、該セグメント番
号に対応するアドレス変換テーブル・エントリを
求めればよい。これにより、ページ・テーブル
(乙)をポイントしている仮想アドレスを得られ
る。更に、ページ・テーブル(乙)の実アドレス
を求めたい場合には、前記得た仮想アドレスに対
して前述したLRA命令を実行する。これにより、
ページ・テーブルをポイントする実アドレスが得
られる。
〔発明の効果〕
以上説明した如く、本発明によれば、システム
共通領域内にページ・テーブルが位置する仮想ア
ドレス情報を格納するアドレス変換テーブルを設
けると共に、該アドレス変換テーブル・エントリ
によつて指定されるページ・テーブルの仮想アド
レスを直接ポイントし得る構成を採用しているた
め、ページ・テーブルをポイントする仮想アドレ
スを迅速に算出することができる。また、各空間
固有領域内に配置するページ・テーブルを夫々同
一仮想アドレスに設けてあるため、空間が異なつ
ても単一の前記アドレス変換テーブルで足りる。
【図面の簡単な説明】
第1図は本発明の1実施例構成図、第2図は従
来のページ・テーブル・アドレス変換処理方式の
動作を説明する説明図、第3図はアドレス表現を
説明する説明図、第4図は従来公知の仮想記憶方
式の構成例を示す。 図中、1はシステム共通領域、2,2−0ない
し2−nは空間固有領域、3はアドレス変換テー
ブル、4,5−0ないし5−nはページ・テーブ
ルを表す。

Claims (1)

  1. 【特許請求の範囲】 1 仮想アドレスを実アドレスに変換する変換情
    報を格納したセグメント・テーブル及びページ・
    テーブルを有するデータ処理装置において、 前記仮想アドレスを実アドレスに変換するため
    のページ・テーブルが位置する仮想アドレス情報
    を格納するアドレス変換テーブルを設け、 かつシステム共通領域のものに該当するペー
    ジ・テーブルをシステム共通領域内に設けると共
    に各空間個有領域内のものに該当するページ・テ
    ーブルを夫々空間個有領域内の同一の仮想アドレ
    スに設け、 前記アドレス変換テーブルを索引して与えられ
    た仮想アドレスから上記夫々のページ・テーブル
    が位置する仮想アドレスを算出するようにした ことを特徴とするページ・テーブル・アドレス変
    換処理方式。
JP59189192A 1984-09-10 1984-09-10 ペ−ジ・テ−ブル・アドレス変換処理方式 Granted JPS6182254A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59189192A JPS6182254A (ja) 1984-09-10 1984-09-10 ペ−ジ・テ−ブル・アドレス変換処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59189192A JPS6182254A (ja) 1984-09-10 1984-09-10 ペ−ジ・テ−ブル・アドレス変換処理方式

Publications (2)

Publication Number Publication Date
JPS6182254A JPS6182254A (ja) 1986-04-25
JPH0351014B2 true JPH0351014B2 (ja) 1991-08-05

Family

ID=16237050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59189192A Granted JPS6182254A (ja) 1984-09-10 1984-09-10 ペ−ジ・テ−ブル・アドレス変換処理方式

Country Status (1)

Country Link
JP (1) JPS6182254A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601658B2 (ja) * 1980-07-04 1985-01-16 富士通株式会社 アドレス変換制御方式
JPS5760450A (en) * 1980-09-30 1982-04-12 Nec Corp Information processing equipment
JPS58159283A (ja) * 1982-03-16 1983-09-21 Hitachi Ltd アドレス変換装置

Also Published As

Publication number Publication date
JPS6182254A (ja) 1986-04-25

Similar Documents

Publication Publication Date Title
US5313611A (en) Method and apparatus for maintaining a lookup table for storing function values
US4279014A (en) Arrangement for converting virtual addresses into physical addresses in a data processing system
US4945499A (en) Graphic display system
JPH0357046A (ja) 仮想記憶アドレス空間アクセス制御方式
JPH0351014B2 (ja)
JPS63172343A (ja) 命令先取り方式
JP3456727B2 (ja) データ処理装置
JP2500736B2 (ja) Ipl処理装置
JP2507399B2 (ja) デ―タベ―ス装置
JPS63181032A (ja) モジユ−ル読込処理方式
JPS59231788A (ja) 電子計算機
JPS6226550A (ja) 実行中プログラムの外部記憶装置への退避方式
JPS61837A (ja) プログラム・オ−バレイロ−ド方式
JPS61275947A (ja) アドレス変換装置
JPS6331816B2 (ja)
JPH0498516A (ja) ディスクアクセス方式
JPS5817993B2 (ja) 情報処理装置
JPH04360252A (ja) 計算機の仮想記憶におけるアドレス変換方式
JPH01154264A (ja) 仮想計算機システムにおける動的チヤネルアドレス変換方式
JPS6273346A (ja) アドレス変換装置
JPS62284444A (ja) 記憶デ−タ変換装置
JPS58196680A (ja) 仮想マシンシステムにおけるアドレス変換方式
JPH022175B2 (ja)
JPS6167158A (ja) 電子計算機におけるアドレス変換機構
JPH04157544A (ja) 高多重プロセス制御方法