JPH0351300B2 - - Google Patents

Info

Publication number
JPH0351300B2
JPH0351300B2 JP59245312A JP24531284A JPH0351300B2 JP H0351300 B2 JPH0351300 B2 JP H0351300B2 JP 59245312 A JP59245312 A JP 59245312A JP 24531284 A JP24531284 A JP 24531284A JP H0351300 B2 JPH0351300 B2 JP H0351300B2
Authority
JP
Japan
Prior art keywords
cap
frame
caps
resin
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59245312A
Other languages
English (en)
Other versions
JPS61124157A (ja
Inventor
Eiji Hagimoto
Koji Nagao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59245312A priority Critical patent/JPS61124157A/ja
Publication of JPS61124157A publication Critical patent/JPS61124157A/ja
Publication of JPH0351300B2 publication Critical patent/JPH0351300B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数のキヤツプを備えた半導体装置用
キヤツプ・フレームに関する。
〔従来の技術〕
半導体装置の製造工程において、半導体（IC）
チツプは、チツプの保護、取扱い性等の必要性か
ら一般にはパツケージ用基板に固着されたのち封
止されている。
封止には、金属やガラス、セラミツク等を用い
る気密封止や樹脂を用いる非気密封止（樹脂封
止）が用いられており、特に樹脂封止は安価で量
産に適しているために多用されている。しかしな
がら、樹脂封止は樹脂自体及び端子接着部分から
のある程度の水分が浸入することは避けられない
ため気密封止に比べ耐湿性に問題がある。この耐
湿性を改善する方法の一つに、封止樹脂表面に金
属性キヤツプを接着する方法が提案され実施され
てきている。
第２図はチツプオンボード（COB）基板にIC
チツプを樹脂封止した場合の構造を説明するため
の図である。
第２図において、銅箔１がはり合されたガラス
エポキシ基板２の凹部にはICチツプ３が半田等
により固着されており、ICチツプ３と基板２上
に設けられた外部配線４とは金属ワイヤ５により
接続されている。そして、ポツテイング用樹脂６
が基板２上に接着された樹脂枠７の内側に満され
たのち、金属キヤツプ８が接着用樹脂９により樹
脂表面を覆つて固着されている。
このように、金属キヤツプ８により封止樹脂表
面の大部分が覆われるため、樹脂中への外部から
の水分の浸入はほとんどなくなり耐湿性は改善さ
れ信頼性が向上する。
金属キヤツプは、、例えば厚さ約0.15mmのアル
ミニウム（Al）板又はコバー板等からプレスに
より作られるのが普通である。そして耐食性を向
上させるために、Alキヤツプの場合は硫酸溶液
等を用いるアルマイト加工処理が、又コパーキヤ
ツプの場合はNiメツキが行なわれる。
〔発明が解決しようとする問題点〕
しかしながら、これら表面処理を行なう場合、
Alキヤツプでは、個々のキヤツプをラツク等に
掛けて作業を行うため、取扱いが難しく変形させ
てしまう場合が多い。又コパーキヤツプをNiメ
ツキする場合は、バレルを用いて行なわれるが、
キヤツプが重なり表面が均一にメツキされずに不
良となる欠点があつた。従つて、これら変形品や
メツキ不良品を選別するための工数が多く必要と
なる問題点があつた。更に金属キヤツプを使用す
る時点で、多量のキヤツプの中から一枚ずつピン
セツト等の治具で取り出し整列させる等の煩雑な
作業を必要としていた。
本発明の目的は、上記欠点を除去し、キヤツプ
の表面処理が簡単にでき、しかしキヤツプの接着
作業が容易に行なえる半導体装置用キヤツプ・フ
レームを提供することにある。
〔問題点を解決するための手段〕
本発明の半導体装置用キヤツプ・フレームは、
長尺金属板のフレームの中央部に設けられたキヤ
ツプ形状の複数の分離用の溝穴により区画される
と共にこれら溝穴間の接続部を介して前記フレー
ムに接続された複数個のキヤツプと、これらキヤ
ツプの配列方向の前記フレームの少くとも片側に
設けられた位置合せ穴および送り穴とを有して構
成される。
本発明によれば、複数個のキヤツプが設けられ
たフレームごとに表面処理を行うことができるた
め、取扱いが容易となり、しかもキヤツプに直接
触れる必要がないためキヤツプの変形は極めて少
いものとなる。
〔実施例〕
次に本発明の実施例を図面を用いて説明する。
第１図は本発明の一実施例の上面図である。
第１図において、半導体用キヤツプ・フレーム
１０は、例えば厚さ約0.15mmのAl板からなつてお
り、その端部には位置合せ穴１１及び送り穴１２
が、又フレームの中央部には、キヤツプ形状の分
離用の溝穴１４により区画されると共にこれら溝
穴１４間の接続部１５を介してフレームに接続さ
れた複数のキヤツプ１３が成型されて設けられて
いる。そしてキヤツプ・フレーム１０の表面はア
ルマイト加工が施されている。
このようなキヤツプ・フレーム１０は、例えば
次のような工程により作ることができる。
まず、厚さ約0.15mmで規定寸法のAl板に、プレ
スにより位置合せ穴１１、送り穴１２及びキヤツ
プ形状の溝穴１４をあける。続いて位置合せしな
がらフレーム中心部にキヤツプ１３をプレスによ
り形成する。このキヤツプ１３は左右の接続部１
５によりフレームに接続されている。
次に、硫酸系溶液等を用いてフレーム表面のア
ルマイト加工を行なう。この際導電性ラツクにキ
ヤツプ・フレームを掛けるのに位置合せ穴１１や
送り穴１２を利用することにより、キヤツプ１３
に触れる必要がなくなり、キヤツプ１３の変形を
防止することができる。
このように複数のキヤツプ１３を有するキヤツ
プ・フレーム１０は、例えば専用ストツカーに収
納することにより整理が簡単となる。そして使用
時、このキヤツプ・フレーム１０をキヤツプ切断
機に供給しキヤツプ１３を分離することにより、
キヤツプ１３を整列した状態で作業者に供給でき
るため作業能率は向上する。また、キヤツプ１３
にそりやねじれ等の変形がないので接着後の外観
も好ましいものとなる。
更に、キヤツプ切断治具と、切断されたキヤツ
プを吸着保持する真空チヤツク等を備えたキヤツ
プ自動供給装置を用いることにより、樹脂封止工
程における樹脂上へのキヤツプの接着を自動的に
行うことも可能である。
尚、上記実施例においてはキヤツプ・フレーム
用金属としてAlを用いた場合について説明した
が、Cu等でキヤツプのプレス成型が可能な金属
であればよく、それら金属を用いたキヤツプ・フ
レームの酸化、メツキ等の表面処理はフレームご
とに容易に行うことができる。また実施例ではキ
ヤツプ・フレームに設けるキヤツプが１列である
場合を示したが、２列以上であつてもよいことは
勿論である。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、
キヤツプの表面処理が簡単で、しかもキヤツプの
樹脂表面への接着作業が容易となる半導体装置用
キヤツプ・フレームが得られるので、半導体装置
の製造能率向上に大きな効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の上面図、第２図は
COB基板にICチツプを樹脂封止した場合の構造
を説明するための図である。 １……銅箔、２……ガラスエポキシ基板、３…
…ICチツプ、４……外部配線、５……金属ワイ
ヤ、６……ポツテイング用樹脂、７……樹脂枠、
８……金属キヤツプ、９……接着用樹脂、１０…
…キヤツプ・フレーム、１１……位置合せ穴、１
２……送り穴、１３……キヤツプ、１４……溝
穴、１５……接続部。

Claims (1)

    【特許請求の範囲】
  1. １ 長尺金属板のフレームの中央部に設けられた
    キヤツプ形状の複数の分離用の溝穴により区画さ
    れると共にこれら溝穴間の接続部を介して前記フ
    レームと接続された複数個のキヤツプと、これら
    キヤツプの配列方向の前記フレームの少くとも片
    側に設けられた位置合せ穴および送り穴とを有す
    ることを特徴とする半導体装置用キヤツプ・フレ
    ーム。
JP59245312A 1984-11-20 1984-11-20 半導体装置用キヤツプ・フレ−ム Granted JPS61124157A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59245312A JPS61124157A (ja) 1984-11-20 1984-11-20 半導体装置用キヤツプ・フレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59245312A JPS61124157A (ja) 1984-11-20 1984-11-20 半導体装置用キヤツプ・フレ−ム

Publications (2)

Publication Number Publication Date
JPS61124157A JPS61124157A (ja) 1986-06-11
JPH0351300B2 true JPH0351300B2 (ja) 1991-08-06

Family

ID=17131797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59245312A Granted JPS61124157A (ja) 1984-11-20 1984-11-20 半導体装置用キヤツプ・フレ−ム

Country Status (1)

Country Link
JP (1) JPS61124157A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821641B2 (ja) * 1987-01-13 1996-03-04 イビデン株式会社 半導体装置
JPH0529152U (ja) * 1992-08-07 1993-04-16 イビデン株式会社 電子部品装置

Also Published As

Publication number Publication date
JPS61124157A (ja) 1986-06-11

Similar Documents

Publication Publication Date Title
US5652185A (en) Maximized substrate design for grid array based assemblies
US6376277B2 (en) Semiconductor package
US6462273B1 (en) Semiconductor card and method of fabrication
US8071426B2 (en) Method and apparatus for no lead semiconductor package
US5034350A (en) Semiconductor device package with dies mounted on both sides of the central pad of a metal frame
US6723585B1 (en) Leadless package
US5322207A (en) Method and apparatus for wire bonding semiconductor dice to a leadframe
KR0179920B1 (ko) 칩 사이즈 패키지의 제조방법
US20010017410A1 (en) Mounting multiple semiconductor dies in a package
US6110755A (en) Method for manufacturing semiconductor device
JPS629639A (ja) 半導体装置の製造方法
US9443791B2 (en) Leadless semiconductor package and method
JPH0828455B2 (ja) リードフレーム及びそれを用いた電子部品の製造方法
US6475878B1 (en) Method for singulation of integrated circuit devices
JPS61124157A (ja) 半導体装置用キヤツプ・フレ−ム
US10079162B1 (en) Method for making lead frames for integrated circuit packages
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
JPH08227964A (ja) リードフレーム、半導体集積回路装置、半導体集積回路装置製造方法及び半導体集積回路装置製造装置
US8106489B1 (en) Integrated circuit package and packaging method
KR20010061886A (ko) 적층 칩 패키지
JP3243951B2 (ja) 電子部品の製造方法
JP2000349187A (ja) 半導体装置及び半導体装置の製造方法
JPH0770640B2 (ja) Ｉｃチップの製造方法
KR200164519Y1 (ko) 캡형 멀티 칩 모듈 반도체 패키지
KR890003214B1 (ko) 주석 도금이 된 반도체 제조용 리드 프레임(lead frame)및 그 제조방법