JPH0351907A - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JPH0351907A JPH0351907A JP18655689A JP18655689A JPH0351907A JP H0351907 A JPH0351907 A JP H0351907A JP 18655689 A JP18655689 A JP 18655689A JP 18655689 A JP18655689 A JP 18655689A JP H0351907 A JPH0351907 A JP H0351907A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- ram
- magnetic disk
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は外部記憶手段として使用される磁気ディスク装
置を備えたコンビュータ／ステムに係リ、特にディスク
記録データレートと比較しＩ／Ｏ転送レートが遅いコン
ピュータ・磁気ディスク装置間のデータ転送に用いて好
適なコンピュータシステムに関する。
置を備えたコンビュータ／ステムに係リ、特にディスク
記録データレートと比較しＩ／Ｏ転送レートが遅いコン
ピュータ・磁気ディスク装置間のデータ転送に用いて好
適なコンピュータシステムに関する。
［従来の技術１
従来、磁気ディスク装置と、該磁気ディスク装置が外部
記憶手段として接続されるホストコンピュータとの間で
データ転送を行う場合には、例えば第２図に示すような
システム構成により行っている。即ち、ホストコンピュ
ータのメインＣＰＵ１は、バス２を介し転送データブロ
ノク情報（転送データのアドレスと量の情報）ＡをＲＡ
Ｍ３のワークエリア４へ書込んでおき、Ｄ Ｍ Ａ （
Ｄ ｉｒｅｃｔＭ ｅｍｏｒｙ Ａ ｃｃｅｓｓ）コン
トローラ５によりディスク■／○ブロック６を介して磁
気ディスク装置７とＲＡＭ３のデータエリア８との間の
データ転送を行っている。
記憶手段として接続されるホストコンピュータとの間で
データ転送を行う場合には、例えば第２図に示すような
システム構成により行っている。即ち、ホストコンピュ
ータのメインＣＰＵ１は、バス２を介し転送データブロ
ノク情報（転送データのアドレスと量の情報）ＡをＲＡ
Ｍ３のワークエリア４へ書込んでおき、Ｄ Ｍ Ａ （
Ｄ ｉｒｅｃｔＭ ｅｍｏｒｙ Ａ ｃｃｅｓｓ）コン
トローラ５によりディスク■／○ブロック６を介して磁
気ディスク装置７とＲＡＭ３のデータエリア８との間の
データ転送を行っている。
［発明が解決しようとする課題］
ところで上述した従来技術においては、ＤＭＡコントロ
ーラをＲＡＭ− ＲＡＭ間における高速のデータ転送を
行う早い使い方をした時と比べて、Ｉ／Ｏ−ＲＡＭ間に
おける低速のデータ転送を行う遅い使い方をした場合、
即ちデータ転送方式として複数バイト（ワード）のブロ
ック転送を用いずに１バイト（ワード）転送を用いた場
合には、磁気ディスク装置の記録データレートと比較し
てＩ／Ｏ転送レートが非常に遅くなるという問題があっ
た。この結果、データスルーブットが低下するという不
具合があった。
ーラをＲＡＭ− ＲＡＭ間における高速のデータ転送を
行う早い使い方をした時と比べて、Ｉ／Ｏ−ＲＡＭ間に
おける低速のデータ転送を行う遅い使い方をした場合、
即ちデータ転送方式として複数バイト（ワード）のブロ
ック転送を用いずに１バイト（ワード）転送を用いた場
合には、磁気ディスク装置の記録データレートと比較し
てＩ／Ｏ転送レートが非常に遅くなるという問題があっ
た。この結果、データスルーブットが低下するという不
具合があった。
本発明は前記課題を解決するもので、コンピュータと磁
気ディスク装置との間で高速なデータ転送を可能とする
ことによりデータスルーブットの向上を達成したコンピ
ュータシステムの提供を目的とする。
気ディスク装置との間で高速なデータ転送を可能とする
ことによりデータスルーブットの向上を達成したコンピ
ュータシステムの提供を目的とする。
［課題を解決するための手段］
上記目的を達成するため、本発明は、主記憶手段を有す
る上位装置と、この上位装置に接続された磁気ディスク
装置と、前記上位装置と前記磁気ディスク装置との間で
転送されるデータの入出力を行う磁気ディスク用入出力
装置とを具備したコンピュータシステムにおいて、前記
磁気ディスク用入出力装置は、転送されるデータのアド
レスと量とを示す転送データ情報が書込まれる転送デー
タ情報記憶手段と、転送されるデータが書込まれる補助
記憶手段と、前記転送データ情報記憶手段へ前記転送デ
ータ情報が書込まれるに伴い前記磁気ディスク装置から
前記補助記憶手段へデータの転送を行う制御手段とを具
備し、前記上位装置はデータ転送の開始前に前記転送デ
ータ情報を前記転送データ情報記憶手段へ書込んだ後、
前記主記憶手段と前記補助記憶手段との間でデータ転送
を行うものであることを特徴とする。
る上位装置と、この上位装置に接続された磁気ディスク
装置と、前記上位装置と前記磁気ディスク装置との間で
転送されるデータの入出力を行う磁気ディスク用入出力
装置とを具備したコンピュータシステムにおいて、前記
磁気ディスク用入出力装置は、転送されるデータのアド
レスと量とを示す転送データ情報が書込まれる転送デー
タ情報記憶手段と、転送されるデータが書込まれる補助
記憶手段と、前記転送データ情報記憶手段へ前記転送デ
ータ情報が書込まれるに伴い前記磁気ディスク装置から
前記補助記憶手段へデータの転送を行う制御手段とを具
備し、前記上位装置はデータ転送の開始前に前記転送デ
ータ情報を前記転送データ情報記憶手段へ書込んだ後、
前記主記憶手段と前記補助記憶手段との間でデータ転送
を行うものであることを特徴とする。
［作用］
本発明によれば、データ転送開始前に上位装置は転送デ
ータ情報を転送データ情報記憶手段へ書込んでおく。こ
れに伴い磁気ディスク用入出力装置の制御手段は前記転
送データ情報に基づき、磁気ディスク装置から補助記憶
手段へデータを転送しておく。これにより、上位装置は
主記憶手段と補助記憶手段との間でデータ転送を即時に
行うことができるため、データスルーブットを向上させ
ることかできる。
ータ情報を転送データ情報記憶手段へ書込んでおく。こ
れに伴い磁気ディスク用入出力装置の制御手段は前記転
送データ情報に基づき、磁気ディスク装置から補助記憶
手段へデータを転送しておく。これにより、上位装置は
主記憶手段と補助記憶手段との間でデータ転送を即時に
行うことができるため、データスルーブットを向上させ
ることかできる。
［実施例］
以下、本発明の一実施例を図面に基づいて説明する。
第１図において符号１０は磁気ディスク装置であり、該
磁気ディスク装置１０はホストコンピュータの外部記憶
手段としてメインＣＰＵ（中央処理装置）１１に対し、
バス１２及びキャッシュディスクＩ／Ｏブロックｌ３を
介して接続されている。更に、前記メインＣＰＵＩＩに
はバスｌ２を介してＤＭＡコントローラｌ４、ＲＡＭ１
５等が接続されている。前記ＲＡＭ１５はワークエリア
ｌ６とデータエリア１７とから構成されており、メイン
ＣＰ［ＪＩ１によってアドレスされるようになっている
。
磁気ディスク装置１０はホストコンピュータの外部記憶
手段としてメインＣＰＵ（中央処理装置）１１に対し、
バス１２及びキャッシュディスクＩ／Ｏブロックｌ３を
介して接続されている。更に、前記メインＣＰＵＩＩに
はバスｌ２を介してＤＭＡコントローラｌ４、ＲＡＭ１
５等が接続されている。前記ＲＡＭ１５はワークエリア
ｌ６とデータエリア１７とから構成されており、メイン
ＣＰ［ＪＩ１によってアドレスされるようになっている
。
また、前記キャッシュディスクＩ／Ｏブロックｌ３は、
該Ｉ／Ｏブロックｌ３各部を制御するキャノシュＣＰＵ
１ ８と、キャッシュＲＡＭｌ９と、前記ＲＡＭ１５
と同一アドレスに存在するヒドンＲＡＭ２０と、ホスト
コンピュータ用■／０２１と、ディスク用１／０２２と
から構成されている。
該Ｉ／Ｏブロックｌ３各部を制御するキャノシュＣＰＵ
１ ８と、キャッシュＲＡＭｌ９と、前記ＲＡＭ１５
と同一アドレスに存在するヒドンＲＡＭ２０と、ホスト
コンピュータ用■／０２１と、ディスク用１／０２２と
から構成されている。
前記ヒドンＲＡＭ２０はメインＣＰＵ １ １からは書
込専用ＲＡＭとして動作する一方、キャッシュＣＰＵ１
８からは読出専用ＲＡＭとして動作するようになってい
る。また、前記ディスク用ｒ／０２２は、メインＣＰＵ
ＩＩのバス仕様に束縛されない高速動作を行うようにな
っている。
込専用ＲＡＭとして動作する一方、キャッシュＣＰＵ１
８からは読出専用ＲＡＭとして動作するようになってい
る。また、前記ディスク用ｒ／０２２は、メインＣＰＵ
ＩＩのバス仕様に束縛されない高速動作を行うようにな
っている。
また、前記メインＣＰＵＩＩは磁気ディスク装置１０と
のデータ転送に先立ち、転送データブロック情報（転送
するデータのアドレスと量の情報）Ａ゜をＲＡＭ１５へ
書込むと、これに伴い該転送データブロック情報Ａ′
は前記ＲＡＭ１５と同一アドレスに存在するヒドンＲＡ
Ｍ２０へも同時に書込まれるようになっている。また、
前記キヤ，シュＣＰＵ１８はヒドンＲＡＭ２０への前記
転送データブロック情報Ａ”の書込みに伴い、前記高速
のディスク用１／０２２を介し磁気ディスク装置１０か
らキヤノンユＲＡＭ１９ヘデータ転送を行うようになっ
ている。これにより、前記ＤＭＡコントローラ■４はホ
ス１・コンピュータ用■／ｏ２１を介し、ＲＡＭｌ５と
キヤノンユＲＡＭ１９との間でデータ転送を高速に行う
ことができるようになっている。
のデータ転送に先立ち、転送データブロック情報（転送
するデータのアドレスと量の情報）Ａ゜をＲＡＭ１５へ
書込むと、これに伴い該転送データブロック情報Ａ′
は前記ＲＡＭ１５と同一アドレスに存在するヒドンＲＡ
Ｍ２０へも同時に書込まれるようになっている。また、
前記キヤ，シュＣＰＵ１８はヒドンＲＡＭ２０への前記
転送データブロック情報Ａ”の書込みに伴い、前記高速
のディスク用１／０２２を介し磁気ディスク装置１０か
らキヤノンユＲＡＭ１９ヘデータ転送を行うようになっ
ている。これにより、前記ＤＭＡコントローラ■４はホ
ス１・コンピュータ用■／ｏ２１を介し、ＲＡＭｌ５と
キヤノンユＲＡＭ１９との間でデータ転送を高速に行う
ことができるようになっている。
次に、上記構成による本実施例の作用を説明する。
磁気ディスク装置ｌＯとＲ Ａ Ｍ １ ５との間のデ
ータ転送の開始前に、メインＣＰＵＩ．１が転送データ
ブロノク情報Ａ′をＲＡＭ１５へ書込むと、該転送デー
タブロノク情報Ａ゜はＲ Ａ Ｍ １ ５と同−アドレ
スに存在するヒドンＲＡＭ２０へも同時に書込まれる。
ータ転送の開始前に、メインＣＰＵＩ．１が転送データ
ブロノク情報Ａ′をＲＡＭ１５へ書込むと、該転送デー
タブロノク情報Ａ゜はＲ Ａ Ｍ １ ５と同−アドレ
スに存在するヒドンＲＡＭ２０へも同時に書込まれる。
この場合、ヒドンＲＡＭ２０を使用しているため、メイ
ンＣＰＵＩＩには何等の影響を及ぼすことかなく好適で
ある。次に、キヤ・ノシュｃｐｕｉａはヒドンＲＡＭ２
０への前記転送データブロック情報Ａ゛の書込みに伴い
、磁気ディスク装置１０から高速のＩ／Ｏ２２を介しキ
ャッシュＲＡＭ１９へ予めデータ転送しておく。この結
果、ホストコンピュータ側のＲＡＭ１５と磁気ディスク
装置１０との間のデータ転送が即時に実行可能な状態と
なる。
ンＣＰＵＩＩには何等の影響を及ぼすことかなく好適で
ある。次に、キヤ・ノシュｃｐｕｉａはヒドンＲＡＭ２
０への前記転送データブロック情報Ａ゛の書込みに伴い
、磁気ディスク装置１０から高速のＩ／Ｏ２２を介しキ
ャッシュＲＡＭ１９へ予めデータ転送しておく。この結
果、ホストコンピュータ側のＲＡＭ１５と磁気ディスク
装置１０との間のデータ転送が即時に実行可能な状態と
なる。
これにより、ＤＭＡコントローラ１４はホストコンピュ
ータＩ／０２１を介し、前記磁気ディスク装置１０から
既にデータ転送されているキャッ／ユＲΔＭ１９とＲＡ
Ｍ１５との間でデータ転送を高速に行うことができる。
ータＩ／０２１を介し、前記磁気ディスク装置１０から
既にデータ転送されているキャッ／ユＲΔＭ１９とＲＡ
Ｍ１５との間でデータ転送を高速に行うことができる。
従って、従来と比較しデータスルーブノトを大幅に向上
させることが可能となる。
させることが可能となる。
［発明の効果コ
以−ヒ説明したように本発明によれば、主記憶手段を有
する上位装置と、この上位装置に接続された磁気ディス
ク装置と、前記上位装置と前記磁気ディスク装置との間
で転送されるデータの入出力を行う磁気ディスク用入出
力装置とを具備したコンビュータシステムにおいて、前
記磁気ディスク用入出力装置は、転送されるデータのア
ドレスと漬とを示す転送データ情報が書込まれる転送デ
ータ情報記憶手段と、転送されるデータが書込まれる補
助記憶手段と、前記転送データ情報記憶手段へ前記転送
データ情報が書込まれるに伴い前記磁気ディスク装置か
ら前記補助記憶手段へデータの転送を行う制御手段とを
具備し、前記上位装置はデータ転送の開始前に前記転送
データ情報を前記転送データｖｉ報記憶手段へ書込んだ
後、前記主記憶手段と前記浦助記憶手段との間でデータ
転送を行う構成としたので、以下の効果を奏することが
できる。
する上位装置と、この上位装置に接続された磁気ディス
ク装置と、前記上位装置と前記磁気ディスク装置との間
で転送されるデータの入出力を行う磁気ディスク用入出
力装置とを具備したコンビュータシステムにおいて、前
記磁気ディスク用入出力装置は、転送されるデータのア
ドレスと漬とを示す転送データ情報が書込まれる転送デ
ータ情報記憶手段と、転送されるデータが書込まれる補
助記憶手段と、前記転送データ情報記憶手段へ前記転送
データ情報が書込まれるに伴い前記磁気ディスク装置か
ら前記補助記憶手段へデータの転送を行う制御手段とを
具備し、前記上位装置はデータ転送の開始前に前記転送
データ情報を前記転送データｖｉ報記憶手段へ書込んだ
後、前記主記憶手段と前記浦助記憶手段との間でデータ
転送を行う構成としたので、以下の効果を奏することが
できる。
■上位装置と磁気ディスク装置との間のデータ転送開始
前に、磁気ディスク装置から磁気ディスク用入出力装置
の補助記憶手段へデータ転送を行っておくため、上位装
置は主記憶手段と補助記憶手段との間で即時にデータ転
送を行うことかできる。
前に、磁気ディスク装置から磁気ディスク用入出力装置
の補助記憶手段へデータ転送を行っておくため、上位装
置は主記憶手段と補助記憶手段との間で即時にデータ転
送を行うことかできる。
これにより、従来と比較しデータスルーブソトを大幅に
向上させることが可能となる。
向上させることが可能となる。
■また、上位装置の仕様に束縛されない転送レートによ
り上位装置と磁気ディスク装置との間でデータ転送を行
うことが可能となるため、磁気ディスク装置の性能を充
分に引き出すことができる。
り上位装置と磁気ディスク装置との間でデータ転送を行
うことが可能となるため、磁気ディスク装置の性能を充
分に引き出すことができる。
第１図は本発明の一実施例のキャッシュディスクＩ／Ｏ
ブロックを備えた／ステム構成を示すブロノク図、第２
図は従来のＩ／Ｏブロックを備えたシステム構成を示す
ブロック図である。 １１・・・・・・メインＣＰＵ（上位装置）、１０・・
・・・・磁気ディスク装置、１３ ・・・・キャソシュ
ディスクＩ／Ｏブロック（磁気ディスク用入出力装置）
、１４・・ＤＡＭＣ（上位装置）、ｌ５・・・・・・Ｒ
ＡＭ（主記憶手段）、１８・・・・・・キャッシュＣＰ
Ｕ（制御手段）、ｌ９・・・・・・キャッシュＲＡＭ（
補助記憶手段）、２０・・・・・ヒドンＲＡＭ（転送デ
ータ情報記憶手段）。
ブロックを備えた／ステム構成を示すブロノク図、第２
図は従来のＩ／Ｏブロックを備えたシステム構成を示す
ブロック図である。 １１・・・・・・メインＣＰＵ（上位装置）、１０・・
・・・・磁気ディスク装置、１３ ・・・・キャソシュ
ディスクＩ／Ｏブロック（磁気ディスク用入出力装置）
、１４・・ＤＡＭＣ（上位装置）、ｌ５・・・・・・Ｒ
ＡＭ（主記憶手段）、１８・・・・・・キャッシュＣＰ
Ｕ（制御手段）、ｌ９・・・・・・キャッシュＲＡＭ（
補助記憶手段）、２０・・・・・ヒドンＲＡＭ（転送デ
ータ情報記憶手段）。
Claims (1)
- 【特許請求の範囲】 主記憶手段を有する上位装置と、この上位装置に接続さ
れた磁気ディスク装置と、前記上位装置と前記磁気ディ
スク装置との間で転送されるデータの入出力を行う磁気
ディスク用入出力装置とを具備したコンピュータシステ
ムにおいて、 前記磁気ディスク用入出力装置は、転送されるデータの
アドレスと量とを示す転送データ情報が書込まれる転送
データ情報記憶手段と、転送されるデータが書込まれる
補助記憶手段と、前記転送データ情報記憶手段へ前記転
送データ情報が書込まれるに伴い前記磁気ディスク装置
から前記補助記憶手段へデータの転送を行う制御手段と
を具備し、前記上位装置はデータ転送の開始前に前記転
送データ情報を前記転送データ情報記憶手段へ書込んだ
後、前記主記憶手段と前記補助記憶手段との間でデータ
転送を行うものであることを特徴とするコンピュータシ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18655689A JPH0351907A (ja) | 1989-07-19 | 1989-07-19 | コンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18655689A JPH0351907A (ja) | 1989-07-19 | 1989-07-19 | コンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0351907A true JPH0351907A (ja) | 1991-03-06 |
Family
ID=16190589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18655689A Pending JPH0351907A (ja) | 1989-07-19 | 1989-07-19 | コンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0351907A (ja) |
-
1989
- 1989-07-19 JP JP18655689A patent/JPH0351907A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0351907A (ja) | コンピュータシステム | |
| JPH0283736A (ja) | バッファ記憶制御装置のｏｓｃ検出方式 | |
| JPS62231367A (ja) | Ｄｍａデ−タ転送方式 | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| JPS61150055A (ja) | Ｄｍａデ−タ転送方式 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPH02299076A (ja) | イメージデータ上下反転方式 | |
| JP2830239B2 (ja) | 入力表示制御装置 | |
| JPS6361351A (ja) | デ−タ転送方法 | |
| JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
| JPS61117651A (ja) | インタ−フエイス装置 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPH02133854A (ja) | 転送可否メモリにアクセス可能なｄｍａコントローラ | |
| JPS6239790B2 (ja) | ||
| JPS6255167B2 (ja) | ||
| JPH0352041A (ja) | ローカルメモリ制御回路 | |
| JPH02257344A (ja) | キャッシュ・メインメモリ制御回路 | |
| JPH02257350A (ja) | 双方向直接データ転送方式 | |
| JPH0449459A (ja) | Ｄｍａ転送方法 | |
| JPS63228359A (ja) | デ−タ転送制御方式 | |
| JPH04165438A (ja) | メモリアクセス方式 | |
| JPS62147557A (ja) | メモリ間デ−タ転送方式 | |
| JPH06161945A (ja) | メモリデータ転送装置 | |
| JPH0194455A (ja) | 記憶装置のアクセス方式 | |
| JPH01134649A (ja) | Ｉ／ｏチャネル制御装置 |