JPH0352108B2 - - Google Patents

Info

Publication number
JPH0352108B2
JPH0352108B2 JP58071057A JP7105783A JPH0352108B2 JP H0352108 B2 JPH0352108 B2 JP H0352108B2 JP 58071057 A JP58071057 A JP 58071057A JP 7105783 A JP7105783 A JP 7105783A JP H0352108 B2 JPH0352108 B2 JP H0352108B2
Authority
JP
Japan
Prior art keywords
data
signal
output
input
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58071057A
Other languages
English (en)
Other versions
JPS59195746A (ja
Inventor
Masao Iwashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58071057A priority Critical patent/JPS59195746A/ja
Publication of JPS59195746A publication Critical patent/JPS59195746A/ja
Publication of JPH0352108B2 publication Critical patent/JPH0352108B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)
  • Complex Calculations (AREA)

Description

【発明の詳細な説明】 本発明は、データフロー処理装置に関し、詳し
くは、データの到着数の計数、分流、消滅機能を
有することを特徴とする演算制御回路に関するも
のである。
従来、データフロー処理装置においてデータの
計数、分流、消滅機能がなく、一連のデータ系列
例えば画像をラスター走査したときのデータ列に
対しては一種類の処理しかできず、処理の終了検
出も不可能であつた。
本発明の目的は、データフロー処理装置におい
てデータ列の処理を実現するため、一連のデータ
列に識別番号を与え、同一の識別番号に対しては
一種類の処理が割り当てられているが、この識別
番号をデータ列中のデータ数があらかじめ与えら
れる一定の条件をみたしたときに識別番号を変更
しうる機能を実現する演算制御回路を提供するこ
とにある。
本発明は、パイプラインクロツクに同期してデ
ータをサンプルする入力ラツチ及び出力ラツチ
と、データの到着数により計数、分流、消滅を制
御する演算制御部、マルチプレクサの切替え信号
等を生成するゲートアレイ、命令コード、カウン
タ、サイズを一時貯えておくパラメータテーブル
メモリとから構成される。
本発明は、特願昭56−169152のデータフロー処
理装置の一部分である。このデータフロー処理装
置は、データの行き先アドレスを貯えておくトラ
ンスフアーテブルメモリと、命令を貯えておくパ
ラメータテーブルメモリと、2項演算の片側の入
力データを一時貯えておくデータメモリと、前記
データメモリからのデータの待ち合わせを行うキ
ユーメモリと、2項演算または単項演算を行うプ
ロセツサユニツトと、これらの接続するリング状
のパイプラインバスと外部バスとの間のデータ入
出力をコントロールするバスインタフエースとを
備えている。
本発明は前記パラメータテーブルメモリと同一
の場所に位置づけられ、トランスフアーテブルメ
モリからのデータの到着数の計数、分流、消滅機
能を有する。
以上本発明の構成について述べたが、その詳細
については以下の図面に示す実施例をもつて説明
する。
第1図は本発明の一実施例を示すブロツク図で
ある。
図において1は入力ラツチ、2はパラメータテ
ーブルメモリ、3はゲートアレイ、4は演算制御
部、5は出力ラツチ、11は入力データ値、12
はパイプラインクロツク、13は読み出し、書き
こみ切り替え信号、14はデータ値、15はサイ
ズB読み出しデータ、16はサイズC読み出しデ
ータ、17はカウンタDの読み出しデータ、18
はカウンタEの読み出しデータ、19はカウンタ
Dの書きこみデータ、20はカウンタEの書きこ
みデータ、21は状態フラグF/Sの読み出しデ
ータ、22は命令コードAの読み出しデータ、2
3はデータの種類を示す信号S、24は比較一致
信号EQH、25は比較一致信号EQL、30はマ
ルチプレクサの入力信号CH、31はマルチプレ
クサの入力信号CL、32はマルチプレクサ切替
信号MPX1、33はマルチプレクサ切替信号
MPX2、34はマルチプレクサ切替信号MPX
3、35はマルチプレクサ切替信号MPX4、3
6は桁上げ信号CRY、37はコピーフラグCPF、
38は有効フラグUSE、39は出力データ識別
番号LDUT、40は入力データ識別番号IDIN、
41は出力データ値、42は状態フラグF/S書
きこみ信号である。
入力ラツチ1はパイプラインクロツク12によ
り入力データ値11をラツチする。入力データ値
11はデータの種類を示す信号23、入力データ
識別番号40、データ値14読み出し書きこみ切
替信号13から構成される。
パラメータテーブルメモリ2は読み出し書きこ
み切替信号13が“0”のときは入力データ識別
番号40をアドレスとしてアクセスされ読み出し
を行い、サイズB読み出しデータ15、サイズC
読み出しデータ16、カウンタDの読み出しデー
タ17、カウンタEの読み出しデータ18、状態
フラグF/Sの読み出しデータ21、命令コード
Aの読み出しデータ22を生成しパイプラインク
ロツク12に同期して、カウンタDの書きこみデ
ータ19及びカウンタEの書きこみデータ20を
ラツチする。読み出し書きこみ切替信号13が
“1”のときは入力データ識別番号40をアドレ
スとしてアクセスされ、データ値14が書きこま
れる。
ゲートアレイ3はデータの種類を示す信号2
3,状態フラアグF/Sの読み出しデータ21、
命令コードAの読み出しデータ22、比較一致信
号24及び25を入力し、第4図に示す論理条件
に従い、コピーフラグ37、有効フラグ38、マ
ルチプレクサの入力信号30及び31、マルチプ
レクサの切替信号32〜35、桁上げ信号36を
生成する。
演算制御部4は入力データ識別番号40、デー
タ値14、サイズB読み出しデータ15、サイズ
C読み出しデータ16、カウンタDの読み出しデ
ータ17、カウンタEの読み出しデータ18、マ
ルチプレクサ入力信号30〜31、マルチプレク
サ切替信号32〜35、桁上げ信号36を入力と
し、比較一致信号24〜25、出力データ識別番
号39、カウンタDの書きこみデータ19、カウ
ンタEの書きこみデータ20を生成する。
出力ラツチ5はパイプラインクロツク12によ
り、コピーフラグ37、有効フラグ38、出力デ
ータ識別番号39、データ値14をラツチし、出
力データ値41とする。
第2図は第1図におけるパラメータテーブルメ
モリ2の各フイールドの割当てを示しており、第
1図を参照して説明すると、命令コードAフイー
ルド22、サイズBフイールド15、サイズCフ
イールド16、カウンタDフイールド17、カウ
ンタEフイールド18、状態フラグF/Sフイー
ルド21に分けられている。サイズBフイールド
15、サイズCフイールド16は命令フイールド
22の値により連結して用いられる場合即ち第2
図におけるサイズN1,N2,N6,N7の場合
と、分離して独立に用いられる場合即ち第2図に
おけるサイズN3,N4,N5の場合とがある。
カウンタDフイールド17、カウンタEフイール
ド18は命令フイールド22の値により連結して
用いられる場合即ち第2図におけるカウンタC
1,C2,C6,C7の場合と、分離して独立に
用いられる場合即ち第2図におけるカウンタC
3,C4,C5の場合とがある。
サイズは、到着分流あるいは到着複製命令にお
いては到着数を予め設定してあり、カウンタは予
め0にクリアされる。カウンタは、データが1つ
到着する度に1ずつインクリメントされる。カウ
ンタの値がサイズと一致した場合に、到着分流命
令であれば到着したデータの識別番号に1を加算
し、分流を行うし、到着複写命令であれば、到着
したデータの識別番号と同一番号及びそれに1を
加えた識別番号との両方にデータをコピーして送
り出す。
分配命令は到着したデータをサイズ分だけの識
別番号に分流させる。例えばサイズが2のときは
元々の識別番号と識別番号+1、識別番号+2の
ように、データが到着する毎に識別番号を変化さ
せる。
分流命令は到着したデータの(N4+1)ケを
元々の(識別番号)に流し、残りの(N5−N4)
ケを(識別番号+1)に流す。
初期分流は到着した最初の(N6+1)ケのみ
を(識別番号)に流し、残りは全て(識別番号+
1)に流す。
畳みこみ命令は、カウンタの初期値が0(偶数)
ならば、奇数回目のデータの識別番号はそのまま
の値となり、偶数回目のデータの識別番号はイン
クリメントされて送りだされる。サイズとカウン
タが一致した場合は識別番号に2が加えられて送
り出される。
第3図は第1図におけるパラメータテーブルメ
モリ2と演算制御部4の詳細なブロツク図であ
る。
図において101は大小比較器、102は大小
比較器、103はマルチプレクサ、104はマル
チプレクサ、105は加算器、106は加算器、
107はマルチプレクサ、108はマルチプレク
サ、109はマルチプレクサ、110は加算器、
111は論理積ゲート、112はマルチプレクサ
104の出力信号、113は加算器106の和信
号、114は加算器106の桁上げ信号、115
はマルチプレクサ109の出力信号、116はゲ
ート111の出力信号、117はカウンタE出力
信号18の最下位ビツト、118は大小比較器1
01のA側入力値がB側入力値より大きいときに
“1”となる信号である。マルチプレクサ109
の図中にかいてある“0”〜“5”の数字はマル
チプレクサ入力切替え信号35がぞれぞれ、“0”
〜“5”のときに選択される入力信号であり、1
19はマルチプレクサ103の出力信号、120
は加算器105の出力信号である。
パラメータテーブルメモリ2へは演算処理が開
始される以前にあらかじめデータ値14をかきこ
んでおく。このときの切換信号には読み出し書き
こみ切り替え信号13が用いられ、この値が
“1”のとき書きこみを行なう。アドレスとして
は入力データ識別番号40が用いられる。パラメ
ータテーブルメモリ2の容量は入力データ識別番
号40の個数とパラメータテーブルメモリ2の各
フイールドのビツト巾の合計との積で与えられ
る。
演算制御部4はパラメータテーブルメモリ2か
らの読み出し信号15〜18に対し処理を行い、
出力データ識別番号39を生成するのが主な機能
である。
大小比較器101はサイズB読み出しデータ1
5と、カウンタDの読み出しデータ17との大小
を比較し、前者の方が大きいときには信号118
を1とし、両者が等しいときには比較一致信号2
4を“1”とする。
大小比較器102はサイズC読み出しデータ1
6と、カウンタEの読み出しデータ18との大小
を比較し、両者が等しいときに比較一致信号25
を“1”とする。
マルチプレクサ103はマルチプレクサ切替信
号32の値が“0”のときは信号30を入力とし
て選択し、“1”のときはデータ値14を選択し
て信号119とする。
マルチプレクサ104はマルチプレクサ切替信
号32の値が“0”のときはCL信号31を入力
として選択し、“1”のときはデータ値14を選
択して信号112とする。
加算器105はカウンタDの読み出しデータ1
7と信号119とを加算し、結果を信号120と
する。
加算器106はカウンタEの読み出しデータ1
8と、信号112とを加算し、和を信号113と
し、桁上げがあつた場合には信号114に“1”
を出力する。
マルチプレクサ107はマルチプレクサ切替え
信号34が“0”のときは信号120を入力とし
て選択し、“1”のときは“0”を信号19とし
て出力する。
マルチプレクサ108はマルチプレクサ切替え
信号33が“0”のときは信号113を入力とし
て選択し、“1”のときは“0”を信号を20と
して出力する。
マルチプレクサ109はマルチプレクサ切替え
信号35が“0”のときは“0”を選択し、“1”
のときは信号118を選択し、“2”のときは信
号117を選択し、“3”のときは“2”を選択
し、“4”のときは“1”を選択し、“5”のとき
は信号18を選択し、信号115として出力す
る。
加算器110は信号115と信号40の値を加
算し、信号39として出力する。
信号19,20はパイプラインクロツク12に
同期してパラメータテーブルメモリ2へかきこま
れる。
データの到着数の計数は、加算器110を用い
て、カウンタEの出力値18に対し、データの到
着毎に1を加え、その結果20をカウンタEにか
きこむことにより行う。
データの分流は、入力データ識別番号40をそ
のまま出力データ識別番号39として出力するか
どうかにより行なう。この切替はマルチプレクサ
110により行なう。
データの消滅は、有効フラグUSE38を“1”
とするか“0”とするかにより行なう。
次に入力ラツチから出力ラツチまでの動作を簡
単な例により説明する。例えば到着分流の場合、
第1図における入力ラツチ1には命令とサイズが
予め設定されており、フラグ(F/S)とカウン
タは0にクリアされている。データが一つ到着す
る毎に、命令がデコードされ、サイズとカウンタ
が読み出され、一致しているかどうかを調べ、一
致していなければ、識別番号をそのままで出力
し、一致していれば識別番号に1を加えて出力す
る。同時にカウンタは1を加えられて元の場所に
巻きこまれる。これらはパイプラインクロツクに
同期して1クロツク内に動作する。
フラグ(F/S)は初期状態では0にクリアさ
れており、初期分流命令において(サイズ+1)
の数のデータが到着した後に1が書き込まれる。
第4図は第1図におけるゲートアレイ3の入出
力論理関係を示した図である。なお、図中空欄は
ドントケアである。ゲートアレイ3への入力信号
には命令コードAの読み出しデータ22、データ
の種類Sを示す信号23、状態フラグF/S信号
21、比較一致EQH信号24、比較一致EQL信
号25があり、出力信号にはマルチプレクサ入力
CH、CL信号30,31、マルチプレクサ切替信
号であるMPX1〜MPX432〜35、桁上げ信
号CRY36、状態フラグF/S書きこみ信号4
2、コピーフラグCPF37、有効フラグUSE3
8がある。
各信号は出力条件が満たされたときに第4図に
おける出力値で示される値をとり、満たされない
ときには“0”を出力する。各命令のコードは第
2図における命令コードAの値を採用する。
コピーフラグCPE37が“1”のとき出力デ
ータは次のパイプラインステージで2つにコピー
され、“0”のときはコピーされない。
有効フラグUSE38が“0”のときはそのデ
ータは無効となり、次のパイプラインステージで
消滅し、“1”のときは消滅しない。
以上説明したように本発明はデータ識別番号を
変更できるという特徴を有し、このことにより、
一連のデータ列の処理を部分的に、あるいは規則
的に変更しうるので、例えば画像データに対し、
その端の部分だけに特別な処理を施こしたり、処
理済のデータ数を計数し、処理の終了を検出する
ことが可能となり、処理の柔軟性が著しく増大し
た。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロツク図、
第2図は第1図におけるパラメータテーブルメモ
リの各フイールドの割当てを示す図、第3図は第
1図におけるパラメータテーブルメモリと演算制
御部の詳細なブロツク図、第4図は第1図におけ
るゲートアレイの入出力論理関係を示した図であ
る。 図において1は入力ラツチ、2はパラメータテ
ーブルメモリ、3はゲートアレイ、4は演算制御
部、5は出力ラツチ、11は入力データ値、12
はパイプラインクロツク、14はデータ値、15
はサイズB読み出しデータ、16はサイズC読み
出しデータ、17はカウンタDの読み出しデー
タ、18はカウンタEの読み出しデータ、19は
カウンタDの書きこみデータ、26はカウンタE
の書きこみデータ、21は状態フラグF/Sの読
み出しデータ、22は命令コードAの読み出しデ
ータ、101は大小比較器、102は大小比較
器、103〜104はマルチプレクサ、105〜
106は加算器、107〜109はマルチプレク
サ、110は加算器、111は論理積ゲートであ
る。

Claims (1)

    【特許請求の範囲】
  1. 1 データフロー処理装置において、外部からの
    入力データを一時貯えておく入力ラツチと、前記
    入力ラツチの出力であるアドレスを用いて読み出
    され命令コード及び処理パラメータを貯えておく
    パラメータテーブルメモリと、前記入力ラツチの
    出力の一部及び前記パラメータテーブルメモリ及
    びデータの到着数により計数、分流、消滅を制御
    する演算制御部からの出力により前記パラメータ
    テブルメモリ及び前記演算制御部に対し信号を生
    成するゲートアレイと、前記入力ラツチの出力と
    前記パラメータテーブルメモリの出力と前記ゲー
    トアレイの出力とで制御される前記演算制御部と
    を備え、データの分流、消滅、計数を行うことを
    特徴とする演算制御回路。
JP58071057A 1983-04-22 1983-04-22 演算制御回路 Granted JPS59195746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58071057A JPS59195746A (ja) 1983-04-22 1983-04-22 演算制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58071057A JPS59195746A (ja) 1983-04-22 1983-04-22 演算制御回路

Publications (2)

Publication Number Publication Date
JPS59195746A JPS59195746A (ja) 1984-11-06
JPH0352108B2 true JPH0352108B2 (ja) 1991-08-08

Family

ID=13449509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58071057A Granted JPS59195746A (ja) 1983-04-22 1983-04-22 演算制御回路

Country Status (1)

Country Link
JP (1) JPS59195746A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61109309U (ja) * 1984-12-24 1986-07-11

Also Published As

Publication number Publication date
JPS59195746A (ja) 1984-11-06

Similar Documents

Publication Publication Date Title
US4037213A (en) Data processor using a four section instruction format for control of multi-operation functions by a single instruction
US5440714A (en) Method and system configuration for simplifying the decoding system for access to an register file with overlapping windows
JPS5870360A (ja) デ−タフロ−処新装置
EP0132314B1 (en) Window-addressable memory circuit
US3297998A (en) List control
EP0167959A2 (en) Computer vector register processing
JPH0352108B2 (ja)
JP2620519B2 (ja) オペレーションの処理システムおよび方法
EP1132813A2 (en) Computer with high-speed context switching
JP2633153B2 (ja) ファジイ推論のmin−max 演算回路
US5854919A (en) Processor and its operation processing method for processing operation having bit width exceeding data width of bit storage unit
JPH044630B2 (ja)
JP2760649B2 (ja) 情報処理装置
JPH07111683B2 (ja) タスク切換機能付プロセッサ
JP2748404B2 (ja) 2項データメモリ
JPH0283779A (ja) ベクトル処理装置の命令実行制御方式
JPH06231259A (ja) ファジィニューロン
JPS61248136A (ja) デ−タフロ−処理装置
JPS6327731B2 (ja)
JPH02503121A (ja) マルチプルプロセッサシステムにおける各プロセッサ用選択受信器
JPH0748309B2 (ja) 記号列照合メモリおよびそのカスケード接続方式
JPH01211126A (ja) データ駆動型データ処理装置
JPS60178540A (ja) 情報処理装置におけるバイパス制御方式
JPS63223825A (ja) デ−タ型変換回路
JPH02282875A (ja) 出力トークン変換方法及び装置