JPH0352190A - ラッチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はラッチ回路に関し、特にダイナミック出力動作
をするフィードバックゲート付きラッチ回路に関する。

〔従来の技術〕

集積回路においては、データの保持の観点からフィード
バックゲート付きラッチ回路が多用されている．又、ラ
ッチ回路のデータは動作速度と素子密度の観点からダイ
ナミック回路動作により出力させている． この種のダイナミク出力動作を行うフィードバックゲー
ト付きラッチ回路の従来例を第４図に従い説明する． ラッチ回路はＮチャネルトランジスタＱ１及びＰチャネ
ルトランジスタＱ２から成るインバータとＮチャネルト
ランジスタＱ３及びＰチャネルトランジスタＱ４から成
るフィードバックインバータから成る．書込み回路Ｗよ
りφ１期間中に節点Ａにデータを書込む．φ２期間中又
はφ１の非書込み期間中には上記フィードバックィンバ
ータにより節点Ａは静的に保持されている。上記ラッチ
回路の出力点ＢのデータなＮチャネルの出力トランジス
タＱ５を介しφ，期間中に出力節点Ｄ′に伝達する。出
力節点Ｄ′はφ２期間中にＰチャネルトランジスタＱ６
により高レベルにブリチャージされており、上記Ｂのデ
ータが高レベルならＱ５が導通してもＤ′は高レベルの
まま保持される。一方、上記Ｂの、データが低レベルの
場合はＤ′は上記トランジスタＱ１及びＱ５を介し低レ
ベル側に下げられる。第５図は上述の回路動作を説明す
るタイミングチャートである。

〔発明が解決しようとする課題〕

上述した従来のフィードバックゲート付きラッチ回路で
は、出力節点Ｄ′のレベルを低レベルに下げる際、出力
点Ｂ及びＤ′の節点容量の比及びトランジスタＱｌ及び
Ｑ５の抵抗比により誤動作を招く事があった。すなわち
、Ｂに比べＤ′点の節点が大きく又トランジスタＱ５に
比べＱ１の抵抗が十分に小さくない場合にはチャージシ
ェ７リングによりＢ点のレベルは上昇し、フィードバッ
クインバータが反転する。この結果、ラッチ回路の節点
Ａは低レベル又Ｂは高レベルに変化してしまい、Ｄ′は
低レベルに下がり切らないという誤動作を生じた。（第
５図の破線を参照）この誤動作を防止するためにはトラ
ンジスタＱ１の抵抗をＱ５に比べ十分に小さく設計する
必要がある。しかし、このため、Ｑ１の占有面積ひいて
はラッチ回路の占有面積が大きくなってしまうという欠
点を有していた。

〔課題を解決するための手段〕

本発明のフィードバックゲート付きラッチ回路は、上記
ラッチ回路とその出力を出力節点に伝達する一導電型の
出力トランジスタから成り、上記出力トランジスタの制
御信号と上記フィードバックゲート中の他の導電型のト
ランジスタに印加してあり、上記出力節点をチャージー
ジシェアリングにより状態を変える際にフィードバック
ゲートを遮断する様に構成してある。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の回路図である。又、第２図
はタイミングチャートである．Ｎチャネルトランジスタ
Ｍ１及びＰチャネルトランジスタＭ２からなるインバー
タと、ＮチャネルトランジスタＭ３及びＰチャネルトラ
ンジスタＭ４及びＭ５からなるフィードバックゲートか
ら或るラッチ回路は上記ラッチ回路の出力点Ｂを伝達す
るＮチャネルトランジスタＭ６を介し出力節点Ｄのレベ
ルを決定する．出力節点Ｄはφ２期間中にＮチャネルト
ランジスタＭ７により低レベルにブリチャージされてい
る。節点Ｂが高レベルの場合、Ｍ６の制御信号を導通状
態にするとチャージシェアリングによりＢは一時点トこ
低レベル側に引かれる．しかし、上記フィードバックゲ
ート中のＰチャネルトランジスタＭ５にはＭ６の制御信
号が同時に印加されているため、フィードバックゲート
は低レベル検出してラッチ内節点Ａを高レベルに引き上
げる事はない。従ってラッチ内のデータは反転する事な
く出力節点Ｄも高レベル出力となる。一方、出力点Ｂが
低レベルの場合には出力節点Ｄは低レベルに保持された
ままでありラッチ内データは不変である． 第３図は本発明の他の実施例の回路図である。

本実施例では、ラッチ回路のデータを２つの出力節点Ｄ
Ｉ及びＤ２に伝達する際の適用例である。

フィードバックゲート中のＰチャネルトランジスタＴ５
及びＴ６は夫々ＮチャネルトランジスタＴ７及びＴ８と
同じ制御信号が印加されておりＤＩ，Ｄ２のいずれの出
力節点にラッチ内データを伝達する場合でもチャージシ
ェアリングの際には上記フィードバックゲートは遮断さ
れる様に構威されている。多出力においても有効な例で
ある。

〔発明の効果〕

以上説明したように本発明は、チャージシェアリング読
出し時に、フィードバックゲートを遮断する事により、
ラッチ回路のデータ反転を完全ｔこ防止できるため、安
定動作が保証される。又、このため従来回路と異なり、
ラッチ回路のトランジスタ抵抗に関し、設計上特別な考
慮を要しないため、占有面積の小さいラッチ回路を提供
する事ができる。このため、集積回路として多大な効果
を有する。

【図面の簡単な説明】 第ｌ図に本発明の一実施例の回路図、第２図は第１図の
動作を説明するタイミングチャート、第３図は本発明の
実施例２の回路図、第４図は従来技術側の回路図、第５
図は第４図を説明するタイミングチャートである。 Ｍｌ，Ｍ３，Ｍ６，Ｍ７，ＴＩ，Ｔ３，Ｔ７，Ｔ８，Ｔ
９，ＴＩＯ及びＱｌ，Ｑ３，Ｑ５・・・・・・Ｎチャネ
ルトランジスタ、Ｍ２，Ｍ４．Ｍ５，Ｍ７，Ｔ２，Ｔ４
，Ｔ５，Ｔ６，Ｑ２，Ｑ４，Ｑ６・・・・・・Ｐチャネ
ルトランジスタ、Ｄ，ＤＩ，Ｄ２，Ｄ′・・・・・・デ
ータ出力節点、Ｒ，Ｒｌ，Ｒ２・・・・・・出力制御信
号、Ｗ・・・・・・書込み回路、Ａ・・・・・・ラッチ
内節点、Ｂ・・・・・・ラッチ回路出力点。

Claims (1)

【特許請求の範囲】
1. フィードバックゲート付きラッチ回路と上記ラッチ回路
   の出力を出力節点に伝達する一導電型の出力トランジス
   タとから成る回路において、上記出力トランジスタの制
   御信号を上記フィードバックゲート中の他の導電型のト
   ランジスタに印加し、上記出力節点をチャージシエアリ
   ングにより書き換える際にフィードバックゲートを遮断
   させる様に構成した事を特徴とするラッチ回路。