JPH0352492A - 二重化装置の障害検出方式 - Google Patents

二重化装置の障害検出方式

Info

Publication number
JPH0352492A
JPH0352492A JP18814589A JP18814589A JPH0352492A JP H0352492 A JPH0352492 A JP H0352492A JP 18814589 A JP18814589 A JP 18814589A JP 18814589 A JP18814589 A JP 18814589A JP H0352492 A JPH0352492 A JP H0352492A
Authority
JP
Japan
Prior art keywords
time slot
error
communication path
slot number
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18814589A
Other languages
English (en)
Inventor
Yuzo Sasaki
雄三 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18814589A priority Critical patent/JPH0352492A/ja
Publication of JPH0352492A publication Critical patent/JPH0352492A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Monitoring And Testing Of Exchanges (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 時分割交換機における二重化した通話路装置の障害検出
方式に関し、 二重化した時分割通話路の両系を通過するデータを照合
し、不一致の場合に障害箇所を確定することが可能な障
害検出方式を提供することを目的とし、 時間スイッチを含む通話路と該時間スイッチの書込み/
読出しを制御する通話路保持メモリがそれぞれ二重化さ
れてなる通話路装置と、該通話路装置を制御する中央制
御装置を有する時分割交換機において、前記二重化され
た通話路の両系を通過した同一タイムスロットのデータ
を照合し、不一致の場合にエラー検出情報を出力するデ
ータ照合回路と、該データ照合回路よりエラー検出情報
を受信して記憶するとともにエラー発生情報として出力
するエラー記憶手段と、前記通話路装置内を通過するハ
イウェイと同一速度の内部動作クロフクと該ハイウェイ
のフレーム識別を示すフレームクロックを入力し、現在
通話路を通過しているタイムスロット番号を算出して出
力するタイムスロット番号識別手段と、前記エラー記憶
手段よりエラー発生情報、タイムスロット番号識別手段
よりタイムスロット番号を受信し、エラー発生情報を受
信したときのタイムスロット番号を記憶保持するタイム
スロット番号保持手段と、該タイムスロット番号保持手
段が保持するエラー・タイムスロット番号と前記タイム
スロット番号識別手段が出力するタイムスロット番号を
入力して照合し、照合結果が一致したときに一致情報を
出力するタイムスロット照合手段と、該タイムスロット
照合手段より一致情報、前記データ照合回路よりエラー
検出情報を同時に受信したときにタイムスロットエラー
情報を出力するタイムスロットエラー検出手段とを備え
、かつ、前記中央制御装置内に、前記タイムスロットエ
ラー検出手段よりタイムスロットエラー情報を受信した
ときに前記タイムスロット番号識別手段よりタイムスロ
ット番号を受信し、前記二重化された通話路装置の片系
の通話路保持メモリに対して、該タイムスロット番号に
対する通話路保持メモリのアドレスを変更せしめる通話
路変更処理手段と、通話路変更処理手段より、該通話路
変更処理手段が通話路保持メモリのアドレスを片系ごと
に変更した前後に前記タイムスロットエラー検出手段よ
り受信したタイムスロットエラー情報を受信して解析し
、エラー発生箇所を確定するエラー箇所確定手段を備え
るように構戒する。
〔産業上の利用分野〕
本発明は、時分割交換機における二重化した通話路装置
の障害検出方式に関する。
時分割交換機における通話路障害の検出方法としては、
特定のパターンをもつ試験用データを通話路内に通過せ
しめ、通過後の出力データのパターンの正常性を確認す
る方法、或いは、交換機内部の通話路を通過するデータ
に対してバリティ・ビットを付加し、通話路通過後のパ
リティ・ビットの正常性を確認することによって通話路
の障害を検出する方法が一般的に使用されている。
しかしながら、前者の方法ではすべての通話路、特に時
間スイッチの全メモリを試験することは通話疎通に与え
る影響の点から不可能であるため、検出能力が低くなる
欠点がある。また、パリティ・ビットによる方法は、そ
の生或回路、検出回路が必要なほか、データ・ビットに
加えてパリティ・ビットの分だけ通話路の規模が大きく
なると言う経済上の欠点がある。
これらGこ対して通話路を二重化した装置では両系を通
過するデータを照合することによって障害を検出するこ
とが可能であり、全通話に対してコール・パイ・゛〕・
−ルに試験を行なうこ七が可能であることから信頼性(
7)..,D.ご擾れでいるが、障書時に陣害箇所がい
ずれの系6こあろかを特定にきない欠点がある。
以上のうち、特に二重化した通話路をもつ時分割交換機
において障害箇所を確定することができる障害検出方弐
が必要となっている。
〔従来の技術] 第4図は従来方式の構戒図の一例である,図中、41は
通話路装置、42は中央制御装置、43は二重化された
通話路の両系を通過するデータを照合するデータ照8・
部である。
第4図は通話路が二重化された時分割交換機であり、テ
゛一夕照合部43において二重化した通話路の0系と1
系を通過するデータを常時照合しており、不一致が生じ
た場合は中央制御装置42に通話路にエラーが発生した
ことを伝える。中央制御装置42はエラー発生情報を受
信すると図示省略された手段によってエフーが発生した
タイムスロソ]・にのせられていたデー・夕の通話路を
変更するので、該データはエラーのない通話路を通過す
ることができる。
しかし、以上の処理においては二重化された通話路にエ
ラーが発生したことは確認できても、両系の何れに障害
が発生したのか確認する方法がなく、保守者が何等かの
方法によって障害追跡を行なわなければならないと言・
う問題がある。
〔発明が解決しようとする課題〕
以上の如く、従来の二重化装置においては二重化された
通話路にエラーが発生したことは確認できても、両系の
何れに障害が発生したのか確認する方法がなく、保守者
の負担によって障害箇所を追跡しなければならなかった
本発明は、二重化した時分割通話路の両系を通遇するデ
ータを照合し、不一致の場合に障害箇所を確定すること
が町能な障害検出方式を提供することを目的とする。
〔課題を解決するための手段〕
第1図は本発明の原理説明図である。
図中、iは時分割交換機の通話路装置、1 a = 1
 dは通話路装置1の主要構威部で、la. ibはそ
れぞれ時間スイッチを含む2つの系(0系,1系)の通
話路、lc, idはび該時間スイッチの書込み/読出
しを制御する通話路保持メモリである。2は前記通話路
装置1を制御する中央制御装置、3は前記二重化された
通話路の両系1a, lbを通過した同一タイムスロッ
トのデータを照合し、不一致の場合にエラー検出情報を
忠力するデータ照合回路、4は該データ照合回路3より
エラー検出情報を受信してエラーの発生を記憶するとと
もにエラー発生情報を出力するエラー記憶手段、5は前
記通話路装置1内を通過するハイウェイと同一速度の内
部動作クロックと該ハイウェイのフレーム識別を示すフ
レームクロックを入力し、現在通話路を通過しているタ
イムスロット番号を算出して出力するタイムスロット番
号識別手段、6は前記エラー記憶千段4よりエラー発生
情報、タイムスロット番号識別手段5よりタイムスロッ
ト番号を受信し、エラー発生情報を受信したときのタイ
ムスロット番号を記憶保持するタイムスロッl・番号保
持手段、7は該タイムスロット番号保持手段6が保持す
るエラー・タイムスロット番号と前記タイムスロット番
号識別千段5が出力するタイムスロット番号を入力して
照合し、照合結果が一致したときに一致情報を出力する
タイムスロット照合手段、8は該タイムスロット照合手
段7より一致情報、前記データ照合回路3よりエラー検
出情報を同時に受信したときにタイムスロットエラー情
報を出力ずるタイムスロットエラー検出手段である。
また、9は前記中央制御装置2内に設けられ、前記タイ
ムスロットエラー検出手段8よりタイムスロットエラー
情報を受信したときに前記タイムスロット番号識別千段
5よりタイムスロット番号を受信し、前記二重化された
通話路装置の片系の通話路保持メモリICまたは1dに
対して、該タイムスロット番号に対する通話路保持メモ
リのアドレスを変更せしめる通話路変更処理手段、10
は通話路変更処理手段9より、該通話路変更処理手段9
が通話路保持メモリIcまたはIdのアドレスを片系ご
とに変更した前後に前記タイムスロットエラー検出手段
8より受信したタイムスロットエラー情報を受信して解
析し、エラー発生箇所を確定するエラー箇所確定手段で
ある。
〔作 用〕
第1図において、通話路装置1の二重化された通話路1
a, lbには同一タイムスロットのデータが同時に通
過しており、両系のデータはデータ照合回路3において
常時照合されている。照合結果に不一致が生ずるとデー
タ照合回路3はエラー検出情報を出力する。エラー記憧
手段4はデータ照合回路3より前記エラー検出情報を受
信して記憶するとともに、タイムスロット番号保持千段
6にエラ一発生情報を出力する。
一方、タイムスロット番号識別千段5は通話路装置1内
を通過するハイウェイと同一速度の内部動作クロツクと
該ハイウェイのフレーム同期ビットと同一周期をもつフ
レームクロックを入力し、現在通話路を通過しているタ
イムスロット番号を算出して出力する。タイムスロット
番号保持千段6は、該タイムスロット番号を常時受信し
ており、前記エラー記憶手段4よりのエラー発生情報を
入力した時に受信したタイムスロット番号を、エラーが
発生したタイムスロットの番号であると判別して保持す
るとともにタイムスロット照合手段7に送出する。
タイムスロット照合千段7はタイムスロット番号識別千
段5より現在通話路を通過しているタイムスロットの番
号を受信し、前記タイムスロツl・番号保持千段6より
送られたエラー・タイムスロット番号と照合を行なって
いる。通話路を通過するハイウェイ上では1フレーム経
過ごとに同一番号のタイムスロットが到来するため、タ
イムスロット照合手段7はタイムスロット番号保持千段
6からエラーが発生したタイムスロット番号を受信して
から1フレーム後に同一番号のタイムスロット番号をタ
イムスロット番号識別千段5より受信する。このとき、
エラー・タイムスロット番号と照合結果が一致するので
、タイムスロット照合手段7は一致情報をタイムスロッ
トエラー検出千段8に送出する。
タイムスロットエラー検出千段8は前記データ照合回路
3がエラーを検出する都度、エラー検出情報を受信して
いるが、タイムスロット照合千段7より一致情報を受信
したときに同時にエラー検出情報を受信した場合は、前
回エラーが発生したタイムスロットと同一のタイムスロ
ットにエラーが再度発生したことを意味している.即ち
、該タイムスロットが通過した通話路の一方の系に固定
障害、例えば時間スイッチのメモリ障害などが存在して
いる可能性が高い。このため、タイムスロットエラー検
出千段8は中央制御装置2内に設けた通話路変更処理手
段9に対してタイムスロットエラー情報を送出する。
通話路変更処理千段9はタイムスロットエラー情報を受
信すると、このときのタイムスロッl・番号をタイムス
ロット番号識別千段5より受信し、エラーの発生したタ
イムスロットの番号を知る。
中央制御装置2は通話路を制御しているため、該タイム
スロット番号よりエラーを生じたタイムスロットが通過
している通話路の位置、即ち、通話路1内の図示省略さ
れている時間スイッチ内のメモリアドレスなどを確認す
ることができる。該メモリアドレスなどを確認すると、
通話路変更処理千段9は二重化された通話路の片系の通
話路保持メモリ、例えば、l系の通話路保持メモリ1d
のメモリアドレスを変更する。その結果、タイムスロッ
トエラー検出千段8よりタイムスロットエラー情報を受
信しなくなれば、■系の時間スイッチのメモリに障害が
存在していたことになる。しかし、タイムスロットエラ
ー情報が引続き送られてくれば、0系の通話路に障害が
ある可能性が大であるので、この場合は更に、0系の通
話路保持メモリ1Cのメモリアドレスを変更し、その結
果、タイムスロットエラー情報を受信しなくなれば、0
系の時間スイッチのメモリに障害が存在していたことが
確定できる。両系の通話路保持メモリのメモリアドレス
を変更してもエラーが消滅しないときは共通部に障害が
存在する可能性が強いが、この場合は特定のタイムスO
ットのみにエラーが発生せずに、複数のタイムスロット
にエラーが発生するため、これからも共通部の阻害が推
定できる。
エラー箇所確定手段10は通話路変更処理手段9を介し
て通話路保持メモリ変更についての情報、タイムスロッ
ト番号情報、タイムスロットエラー情報などを受信し、
前記のごとき解析を行ない、エラー箇所を確定し、図示
省略された主記憶装置またはディスプレイ装置などへの
出力を行なう。
〔実施例〕
第2図は本発明の一実施例の回路図、第3図は本発明の
一実施例の処理説明図である。
第2図は本発明の主要部分の回路図の一実施例を示し、
図中、21は通話路装置、22は中央制御装置、23は
データ照合回路(M0)、24はエラー記憶用のフリッ
プ・フロップ回路(F+)、25はタイムスロット番号
識別用のカウンタ(C)、26はタイムスロット番号保
持用のフリップ・フロップ回路( F o)、27はタ
イムスロット照合回路( M I )、28はタイムス
ロットエラー検出用のフリップ・フロップ回路(F2)
、GウIGI はAND回路である。
以下、出力が送出される状態をH、出力が送出されない
状態をLとして説明する。
データ照合回路23において両系の通話路を通過したタ
イムスロットのデータに不一致が検出されると、該デー
タ照合回路23よりエラー信号が出力され、AND回路
G。を通ってフリップ・フロソプ回路26のC端子に入
力される。なお、この時点ではフリップ・フロップ回路
24のQ.端子はHとなっているため、前記AND回路
G0は開いた状態であり、エラー信号は該AND回路G
0を通過できるが、データ照合回路23よりのエラー信
号がフリップ・フロップ回路24のCK端子に入力され
るとQ端子がH,Q.端子がLとなり、前記AND回路
G0を閉じ、2回目以降のデータ照合回路23よりのエ
ラー信号をフリップ・フロップ回路26のC端子へ入力
させないようにする。
一方、カウンタ25はフレームクロックが入力される都
度リセットして内部動作クロックを計数してタイムスロ
ット番号を算出し、算出結果をQ0〜Q.よりフリップ
・フロップ回路26及びタイムスロット照合回路27に
出力する。この状態において、データ照合回路23より
の1回目のエラー信号がフリップ・フロップ回路26の
C端子へ入力されると、,該エラー信号をクロックとし
てそのときカウンタ25より入力されているD0〜D.
の値を保持する。即ち、データ照合回路23よりエラー
信号が出力された時点のタイムスaフト番号がQ0〜Q
,s端子に保持されて出力される。
データ照合回路23は次のタイムスロットのデータ照合
に入り、不一致がなければ出力をLとし、照合を続ける
。1フレームが経過し、先にエラーが発生した同一タイ
ムスロットが到来すると、カウンタ25より該タイムス
ロットの番号がQ0〜Q.端子を介してタイムスロット
照合回路27の一方の入力端子に入力される。このとき
、タイムスロット照合回路27の他の入力端子にはフリ
ップ・フロップ回路26のQ0〜Q1端子よりの出力デ
ータ、即ち、前回のフレームでエラーが発見されたタイ
ムスロットの番号が入力されており両入力が一敗するの
で、タイムスロット照合回路27はAND回路G+にH
を出力する。
AND回路G.の他の端子には先にエラーが検出された
ときにフリップ・フロップ回路24のQ。
がHとなったままで入力されているため、タイムスロッ
ト照合回路27の出力がHとなるとフリップ・フロップ
回路28のCK端子にHが入力される。
このとき、データ照合回路23においても先にエラーが
発生した同一タイムスロットのデータ照合を行なうが、
再び不一致を検出すると、データ照合回路23の出力は
Hとなってフリップ・フロップ回路28のD端子に入力
され、CK端子と同時入力となってQ端子よりHの出力
を中央制御装置22へ送出する。中火制御装置22では
これによって、同一タイムスロット2こエラーが発生し
たことを知るが、同時にフリップ・フロップ回路26の
Q0〜Q1端子が出力づるタイムスロットの番号を受信
するのでエラー・タイLスロッ1の番号が識別できる。
識別を終わると、中央制御装置22よりフリップ・フa
ツブ回路26及びフリップ・フロップ回路24のR端子
にリセット信号を送り、両回路の保持状態を復旧させる
これに続けて、中央制御装置22においてエラー箇所の
確定が行なわれるが、以丁、第3図により中央制御装置
の処理を説明する7, 第3図は木発明の−実施例における通話路変更処理部の
処理についての説明図である。図中、第l図と同(゛―
ものは同一の記号を用い、31a〜31dは時間(1゛
)スイッチ、32a〜32dは時間スイッチ31;+ 
〜31dの通話路保持メモリ、33a, 33bは空間
(S)″r,イッチ、34はデータ照合回路、35は中
央制御装置2内の通話路変更処理部、36はセレクタで
ある。なお、32a. 32cはそれぞれ時間スイッチ
31a、31eの書込用の通話路保持メモリ、32b,
 32dはそれぞれ時間スイッチ3lb, 31dの続
出用の通話路保持メモリであるが、時間スイッチ31a
,3].cの続出用の通話路保持メモリ及び時間スイッ
チ3jb. 3idの書込用の通話路保持メモリは図示
省略してある。
第3図(そのl ) t,T..おいて、入力ハイウェ
イの或るタイムス口・・ノ1にのセられているデータA
は通話路保持メモリ32a及び32cにおいて時間スイ
ッチ34a及び31cのメモリの書込アドレスが゛p”
と指定され、一j′ドレスp (Add p)に書き込
まれる。
同欅+..ニデー4゛Aは通話路保持メモリ32b及び
32dにおいてアドレスが″『 と指定され、時間スイ
・ソチ3lb及び31dのアドレ7l.q (Add 
q)より読み出される。今、0系を現用、4 1系を予
備とすれば、両系を通過(,た各タイムス口ットはセレ
クタ25においてスイッチされ、0系を通過したタイム
スr1ットのみが出力される9 一方、両系の時間スイッチ31h. 31dより読み出
されたデータはデータ照合回路34において照合され、
不一致が検出されれば第1図の作用において説明した如
き処理を経て通話路変更処理部35において通話路保持
メモリの変更を行なう。
第3図(その2)は通話路変更処理部35が通話路保持
メモリの変更を行なった状態を示している。
即ち、図においては予備系であるl系の通話路保持メモ
リ32C及び32dにおけるデータAのタイムスロッ1
・のメモリアドレスがそれぞれ“p”から“r  ″q
′′から“S”へと変更される。変更後、更にデータ照
合回路34においてデータ照合が行なわれ、不一致が解
消したか否かによってエラー箇所の確定が行なわれる, エラー箇所が通話路、特に時間スイッチ以列にある場合
は、第2図の中央制御装i1j22がフリ・ノブ・フロ
ップ回路26及びフリ・ンブ・フロツブ回路24をリセ
ットしたのちに、異なったタイムスロットにエラーが発
生するため、空間スイッチまたは共通部のエラーである
ことが判別できる。共通部のエラーはこのほかに交換機
の障害検出機能によっても発見することができるが、上
記の方法により空間スイッチまたは共通部のゴ、ラーで
あるご.J−夕判定したのちに特定のパターンをもつ試
験用データを通話路を通過せしめる方法などを併用する
ことによ,、てiラ一箇所を確定することも可能7・゛
ある。
なお,、以上の説明においで、通話路の構或を2段の時
間スイッチさ1段の空間スイッチからηるいわゆ7+ 
T−3  ’T構戒4}・したが、本発明が時間スイッ
チのみの構戒その他の構戊の通話路に対しても適用でき
る,.:、とは明白である。また、通話路変更処理部に
゛お(、・Y片系の通話路保持メ干り2′フを同時に変
更1−ているが8 1個づつ変更せしめることは容易ζ
,:゛可能マ゜ある.更ζ、二、データ照合回路におい
て同一タイムスpツ1−に2回続けて不・一致が検出さ
れた場合にタイム″7.ロットエラー情報を中央制御装
置に送出しているか、l回または3回以上の不・一致検
出によりタイムスロットエラー情報を送出させることも
容易に可能である。これらはいずれも本発明の実施形態
の変形であり、本発明はこれらの実施形態を排除するも
のではない。
〔発明の効果〕
以上説明したように、本発明によれば、二重化した通話
路をもつ時分割交換機において両系の通話路を通過する
データをコール・パイ・コールに照合し、エラー発生時
に通話路を変更することによって障害箇所を確定するこ
とが可能となるため、かかる二重化装置の障害検出能力
の向上に資するところが大きい。
【図面の簡単な説明】
第1図は本発明の原理説明図、第2図は本発明の実施例
回路図、第3図は本発明の実施例の処理説明図、第4図
は従来方式の構成図であるウ図中、 1−−−−−−−−−一−一−・−・−−〜−−一通話
路装置la,lb  ・−・一・一一一一一通話路lc
,1d  −・・・・一・−・一 通話路保持メモリ2
 ・−・・一・−  ・一 中央制御装置3 ・・・・
一・−−一一−−・−・−一−一〜・−データ照合回路
4−・−・一・−・−・・・−−〜−一一−一・エラー
記憶手段6 タイムスロット番号保持 9 ・・・〜・−・・−・−−−−−−一一・−・1 
 0  − ・−・・−・一・一・一一一一一一一一で
ある。 手段 タイムスロット照合手段 タイムスロットエラー検 出手段 通話路変更手段 エラー箇所確定手段 第 1 図 第 2 図 31a よ弥 3lb

Claims (1)

  1. 【特許請求の範囲】 時間スイッチを含む通話路(1a、1b)と該時間スイ
    ッチの書込み/読出しを制御する通話路保持メモリ(1
    c、1d)がそれぞれ二重化されてなる通話路装置(1
    )と、該通話路装置を制御する中央制御装置(2)を有
    する時分割交換機において、 前記二重化された通話路の両系を通過した同一タイムス
    ロットのデータを照合し、不一致の場合にエラー検出情
    報を出力するデータ照合回路(3)と、該データ照合回
    路よりエラー検出情報を受信して記憶するとともにエラ
    ー発生情報として出力するエラー記憶手段(4)と、 前記通話路装置内を通過するハイウェイと同一速度の内
    部動作クロックと該ハイウェイのフレーム識別を示すフ
    レームクロックを入力し、現在通話路を通過しているタ
    イムスロット番号を算出して出力するタイムスロット番
    号識別手段(5)と、前記エラー記憶手段よりエラー発
    生情報、タイムスロット番号識別手段よりタイムスロッ
    ト番号を受信し、エラー発生情報を受信したときのタイ
    ムスロット番号を記憶保持するタイムスロット番号保持
    手段(6)と、 該タイムスロット番号保持手段が保持するエラー・タイ
    ムスロット番号と前記タイムスロット番号識別手段が出
    力するタイムスロット番号を入力して照合し、照合結果
    が一致したときに一致情報を出力するタイムスロット照
    合手段(7)と、該タイムスロット照合手段より一致情
    報、前記データ照合回路よりエラー検出情報を同時に受
    信したときにタイムスロットエラー情報を出力するタイ
    ムスロットエラー検出手段(8)とを備え、かつ、前記
    中央制御装置(2)内に、 前記タイムスロットエラー検出手段よりタイムスロット
    エラー情報を受信したときに前記タイムスロット番号識
    別手段よりタイムスロット番号を受信し、前記二重化さ
    れた通話路装置の片系の通話路保持メモリに対して、該
    タイムスロット番号に対する通話路保持メモリのアドレ
    スを変更せしめる通話路変更処理手段(9)と、 通話路変更処理手段より、該通話路変更処理手段が通話
    路保持メモリのアドレスを片系ごとに変更した前後に前
    記タイムスロットエラー検出手段より受信したタイムス
    ロットエラー情報を受信して解析し、エラー発生箇所を
    確定するエラー箇所確定手段(10)を備えたことを特
    徴とする二重化装置の障害検出方式。
JP18814589A 1989-07-20 1989-07-20 二重化装置の障害検出方式 Pending JPH0352492A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18814589A JPH0352492A (ja) 1989-07-20 1989-07-20 二重化装置の障害検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18814589A JPH0352492A (ja) 1989-07-20 1989-07-20 二重化装置の障害検出方式

Publications (1)

Publication Number Publication Date
JPH0352492A true JPH0352492A (ja) 1991-03-06

Family

ID=16218537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18814589A Pending JPH0352492A (ja) 1989-07-20 1989-07-20 二重化装置の障害検出方式

Country Status (1)

Country Link
JP (1) JPH0352492A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746634A (ja) * 1993-07-28 1995-02-14 Nec Corp 時分割スイッチ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746634A (ja) * 1993-07-28 1995-02-14 Nec Corp 時分割スイッチ回路

Similar Documents

Publication Publication Date Title
US3609704A (en) Memory maintenance arrangement for recognizing and isolating a babbling store in a multist ore data processing system
US4346474A (en) Even-odd parity checking for synchronous data transmission
US3848116A (en) Data processing system having triplexed system units
US4085448A (en) Data communication bus structure
US4827478A (en) Data integrity checking with fault tolerance
JPS6235704B2 (ja)
JPH0352492A (ja) 二重化装置の障害検出方式
JP2561181B2 (ja) クロック同期形2重系回路
JPH11513547A (ja) ディジタル・スイッチの冗長構造
US4163122A (en) Method and apparatus for automatically correcting errors in a cyclic routing memory of a time division multiplexed trunk exchange
CA1260572A (en) Diagnostic method for addressing arrangement verification
KR970009701B1 (ko) 디지털 타임스위치에 통합된 다중면유닛의 에러 또는 결함을 검출하고 국지화(Localizing)하는 방법 및 장치
JPS5857843A (ja) デ−タ回線交換装置のチエツク方式
JPS6288047A (ja) インタフエ−ス制御装置
WO1990003067A1 (en) Data bus enable verification logic
JPH0352491A (ja) 時分割通話路の障害検出方式
RU1833877C (ru) Резервированное устройство
JPS58195971A (ja) 比較回路の誤り検出方式
SU903989A1 (ru) Устройство дл контрол и коррекции адресных сигналов дл пам ти последовательного действи
JPH0212326A (ja) ディスク制御装置
SU783782A2 (ru) Устройство дл обмена информацией управл ющей вычислительной машины с объектами управлени
JPH0486933A (ja) データ転送制御回路
JPH04319817A (ja) カウンタ故障検出回路
JPS5831680B2 (ja) 多重化記憶装置の制御方式
JPS61224044A (ja) エラ−・チエツク回路