JPH0353387A - ビデオ信号データの記憶方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、請求項ｌの前文によるビデオ信号データの
記憶方法ならびにこの方法を実施するための装置に関す
るものである． 〔従来の技術〕 ビデオ信号データの記憶はますます意義を増している．
シーメンス・コンポーネンツ２６、１９８日、第６巻、
第２４０〜２４５頁から、たとえば中央の構成部分がテ
レビジョン像のビデオ信号データの記憶のためのメモリ
装置であるディジタルテレビジッン構想は知られている
．このメモリ＠置の効果として、たとえば、到来するビ
デオ信号データをメモリ装置のなかに書入れ、また２倍
の速度で２回読出すことが可能である．それにより垂直
および水平周波数が倍増し、それによってこれまでに知
られている画像スクリーンにおける大面積フリッカーが
完全に除去され得る．メモリ装置により、なかんずく、
ノイズ抑制、クロスカラー低凍およびビクチュアーイン
ーピクチェアのような特徴、九倍像およびテレビジゴン
受信機におけるズームを行うことも可能である．ビデオ
信号に対する現在のメモリ応用の際には行ごとにｂ点お
よび２行を有する走査ラスターが使用される．ここでｂ
および２は一般に２の耳ではない．それにもかかわらず
これらのデータは、アドレスカウンタによる像点および
像行の隔てられたアドレス指定が可能であるように記憶
される．以下のメモリ実現が考えられる： ａ）ビデオ信号の走査ラスターに適合された行および列
編戒を有する特殊メモリモジュールの使用； ｂ）過大なメモリ容量を忍んでの標準メモリモジュール
の使用、および Ｃ）標準メモリモジュールのメモリ馬戒に合わされたフ
ォーマットへの像情報の減少． 走査ラスターに適合された行および列編或を有する特殊
メモリモジュールの使用が、特別にビデオ信号データ記
憶のために適合された、従ってまた高価なメモリモジュ
ールを必要とするのに対して、Ｃで提案された解決策は
確かに、標準メモリモジュールとして使用され得る点で
は、有利である．しかし像情報がこの標準メモリモジュ
ールのメモリ編戒に合わされなければならず、それによ
って必然的に像情報の減少が生ずる．しかし、標準メモ
リモジュールが使用されるべきであり、かつ像情報の減
少が犠牲にされるべきでないとすれば、これまでは過大
なメモリ容量を有する標準メモリモジュールを使用する
ことのみが可能であるこのことは例として第１０図に示
されており、この例では７６８像点および３２０像行を
有する像Ｂを記憶することが前提とされている．この像
Ｂを記憶するためには、隔てられた像点および行アドレ
ス指定の際に、全体として１０２４列および５１２行を
有するメモリの編成を有する１つまたはそれ以上の標準
メモリモジュールが使用されなければならない。利用さ
れないアドレス範囲ＵＡがかなり大きく、第ｌＯ図中に
ハンチングを施して示されている。

〔発明が解決しようとするＡＩ題） 本発明の課題は、標準メモリモジュールの物理的メモリ
場所の一層良好な利用を可能にするビデオ信号データの
記憶のための方法およびこの方法を実施するための装置
を提供することである。

〔課題を解決するための手段〕

この課題は方法に対しては請求項ｌの特散により解決さ
れる． 本発明による方法の実施例は請求項２ないし９にあげら
れている． 本発明による方法を実施するための装置は請求項１０の
対象である． この装置の１つの好ましい実施例は請求項ｌ１の対象で
ある． ビデオ信号データの記憶のための本発明による方法は、
像点に対するＸアドレスビットおよび行に対するｙアド
レスピントを少なくとも部分的に、ビデオ信号において
有意義なｊテ数およびマテあたり像点の考慮のもとに標
準メモリモジュールのメモリ容量の可能なかぎり完全な
利用が達或されるようにコード変換することに基づいて
いる，像点および行は１つの２の耳よりも小さく選定さ
れているので、像アドレスの生起しないビット組み合わ
せの利用のもとに、各生起する像アドレスに１つの固有
のメモリアドレスが一義的に対応付けられ得る． 〔実施例〕 以下、９つの図面により本発明を詳細に説明する。

第１図には、２ｍの可能なメモリアドレスを有する標準
メモリモジュールに対するビデオ信号データの記憶のた
めの本発明による方法が例として示されている．第１０
図中のように７６８像点および３２０像行を有する部分
像または全像Ｂが記憶されるべきであることが前提とさ
れると、本発明により２″は可能なかぎり小さく、ただ
し像点の数および像行の数の積よりも大きく選定されな
ければならない．像点の数ｂおよび像行の数２の積は２
４５７６０に等しいので、本発明によりｍ一１８が選定
されなければならない。それによって２ｍ−２６２ｍ４
４の可能なメモリアドレスを有するメモリモジュールが
必要になる．この標準メモリモジュールが１０２４列お
よび２５６行に編威されていることは目的にかなってい
る．この実施例では、像内の７６８列アドレスに対する
１０アドレスビットによる７６８像点および像内の３２
０行アドレスに対する９アドレスピントによる３２０行
の隔てられたアドレス指定が必要であり、また像点の数
が２ｍ０よりも小さく、また行の数が２″よりも小さい
ので、本発明により、１０アドレスビットおよび９アド
レスビノトを、生起しないピント組み合わせの利用のも
とに、各ビットアドレスに標準メモリの１つの固有のメ
モリアドレスが対応付けられるように、コード変換する
ことが可能である．このことは第１０図中に、ビデオ信
号データが第２５６行以降はその時までにまだ利用され
ていない標準メモリモジュールのメモリ鳩所に、すなわ
ち第７６８列以降のまだ空いているメモリー場所に書入
れられることにより概要ヲ示されている。最後に利用さ
れないメモリ場所ＵＡは第１図中に再びハンチングを施
して示されている．第ｌＯ図および第ｌ図中のハンチン
グを施された利用されないアドレス範囲の比較から、像
アドレスのコード変換により標準メモリモジュールのメ
モリ場所の良好な、従ってまた効率的な利用が可能であ
ることが明らかに示される．それによって第１０図に比
較して第ｌ図では半分のメモリ容量を有する標準メモリ
モジュールで像記憶のために十分である。

第２図には第１図に示されている実施例に対する１つの
可能なアドレスコード変換が示されている．Ｘアドレス
ビットｘ０・・・Ｘ，およびｙアドレスビットｙ０・・
・ｙ，のコード変換は像アドレスの生起しないビット組
み合わせを利用して行われる．第３図と関連してまた説
明するように、Ｘアドレスビットおよびｙアドレスビッ
トのコード変換はＸアドレスビットの一部分およびｙア
ドレスビットの一部分に対してのみ行われる．この実施
例ではχアドレスビットの２つのアドレスビットｘ８お
よびＸ，およびｙアドレスビットの３つのアドレスビッ
トＹ６、Ｖ？およびｙ．がメモリアドレスビットｓ０・
・・Ｓ．の４つのアドレスビットＳＩＳｓ３１６、Ｓｌ
ｔおよびｓｒｓにコード変換される．第２図中に接続線
により示されているように、メモリアドレスビットｓ０
ないしＳ，は像アドレスビットＸＯないしＸ，に相応し
、またメモリアドレスビットＳ，ないしＳＩ４は像アド
レスビットｙ０ないしｙ，に相応する．それによって全
体で１９ビントから戒る像アドレスが１８ビットのメモ
リアドレスにコード変換される． 第３図には、第１図および第２図による像に対する本発
明による方法を実施するための１つの可能な写像マトリ
ックスＡＸが示されている．像または部分像は単に７６
８像点を有するので、アドレスビットＸ．およびＸ，が
決して同時に１になり得ないことは確実である．像行ア
ドレス指定のためのｙアドレスビットに対しては、１つ
の生起するアドレスビットｙ，＝１の際にその他のｙア
ドレスビットｙ０ないしｙ，は常に６３以下でなければ
ならない．それによってｙアドレスビットのＯに等しく
なければならないアドレスビットｙ，およびｙ，は自由
に利用可能であり、アドレスビットＸ．およびＸ，に対
して使用され得る．その際に生ずる写像マトリックスＡ
Ｘは第３図中にその写像規則により示されている． 第４図には、第３図で説明された写像マトリックスＡＸ
によるコード変換装ＷＵが示されている．このコード変
換装ＩＵはアドレスビットｙ歯により制御される第１の
マルチプレクサＭＵＸＩおよび第２のマルチプレクサＭ
ＵＸ２を有する．第１および第２のマルチプレクサＭＵ
Ｘ１、ＭＵＸ２はアドレスビントｙ８により制御可能な
それぞれ２つの切換スイッチを有し、それらの出力端子
Ａ１ないしＡ４からメモリアドレスのアドレスビットｓ
１８ないしｓｌ５が取り出し可能である．第１のマルチ
プレクサＭＵＸＩおよび第２のマルチプレクサＭＵＸ２
の人力端子は第３図中の写像マトリ・冫クスに従ってア
ドレスビント）’ｓ、）’ｔ、ｙ６、ｘ，およびＸ．に
対する導線と接続されており、または論理１に接続され
ている．アドレスビントｙ，がたとえば０であれば、コ
ード変換装置の第１の出力端子ＡＩに、アドレスビ７｝
ｙｔに相応するメモリアドレスビントＳ．が生ずる．し
かし、アドレスビットｙ．がｌであれば、出力端子Ａ１
に、アドレスビットＸ，に相応する論理値が生ずる（以
下同様）． 第３図に示された写像マトリノクスの知識からその回路
技術的実現は当業者にとって困難なしに可能であり、従
ってこれについて詳細に示すことは省略する． 後続の第５図、第６図および第７図では本発明による方
法が、２８日像行および８９６像点を有する記憶すべき
像により説明される．本発明によれば、この場合、ｍ＝
１８が選定されなければならない．それによって、第ｌ
図で説明されたものと等しいメモリモジュールが使用さ
れ得る．像アドレスの１つの可能なコード変換は第５図
に示されている。アドレスビットＸ？　、Ｘ＠　％　　
Ｘ＊ならびにアドレスビットｙｓ．．ｙ６、ｙ７および
ｙｓのコード変換が行われる．これらの７つのアドレス
ビットが６つのメモリアドレスビントｓｒｓないしＳ．
にコード変換される． そのための写像マトリックスＡＸは第６図に示されてい
る．像アドレスに関する以下の情報がその際に利用され
る．アドレスビットＸｑ、ＸｓおよびＸ，は決して同時
に１になり得ない．アドレスビットｙ，が１に等しいと
きには、アドレスビントｙ，、ｙ，およびｙ，はＯに等
しい．従って、アドレスビットｙ，、ｙ．およびｙＳは
アドレスビットＸ＊、ＸｓおよびＸ，に対して使用され
得る．その際に生ずる写像マトリックスＡＸは第６図中
に示されている写像規則を有する．第７図には第６図に
よる写像マトリックスＡＸに対する１つの可能なコード
変換装置が示されている．このコード変換装置Ｕは第３
のマルチプレクサＭＵＸ３および第４のマルチプレクサ
ＭＵＸ４を有し、これらのマルチプレクサはそれぞれ３
つの出力端子Ａｓ　、Ａ−　、Ａ？およびＡｓ、Ａｑお
よびＡ，。を有し、これらの出力端子からメモリアドレ
スビットｓＩ．ないしＳ．が取り出し可能である．第３
のマルチプレクサＭＵＸ３および第４のマルチプレクサ
ＭＵＸ４はアドレスビットｙｌにより、その論理値に応
して、切換わるそれぞれ３つの切換スインチを有する。

第３のマルチプレクサＭＵＸ３の第１の切換スイッチの
第１の入力端子にはアドレスビットｙ７およびアドレス
ビットＸ，が接続されている．第３のマルチプレクサＭ
ＵＸ３の第２の切換スイッチの入力端子にはアドレスビ
ットｙｈおよびＸ＠が接続されており、他方において第
３のマルチプレクサＭＵＸ３の第３の切換スイッチの入
力端子はアドレスビットｙ，およびＸ．と接続されてい
る。アドレスビットＸ，、Ｘ，およびＸ，は第４のマル
チプレクサＭＵＸ４の３つの切換スイッチのそれぞれ１
つの入力端子に接続されており、それらの他方の入力端
子には１つの論理１が与えられ得る。アドレスビノトｙ
ｓが論理０であれば、第７図のコード変換装ＷＵの出力
端子Ａ５ないしＡＩＯから取り出し可能なメモリアドレ
スｓｒｓないしｓｋｉはアドレスビットｙ７・ｙ６・ｙ
５・Ｘ９・χ６およびＸ１に相応する．それに対して、
切換スイッチの制御を行うアドレスビットｙ８が論理１
であれば、メモリアドレスビットｓｒｓ、ＳＩＪおよび
ｌｉ，ＳＩｍｌに、またメモリアドレスビットｓｌ６、
Ｓｌ’ｌ、Ｓ目はＸ，、Ｘ，およびＸ，になる．それに
よってメモリアドレスへの像アドレスの一義的なコード
変換が達威されている．同し写像マトリックスがビデオ
信号データを標準メモリモジュールへ書込むためにもそ
れから読出すためにも利用され得るので、メモリアドレ
スを像アドレスへ写像する逆写像マトリックスの実現は
必要でない． メモリアドレスへの像アドレスのこの本発明によるコー
ド変換により、標準メモリモジュールを効率的に利用す
ることが簡単な仕方で可能である。

写像マトリックスをできるかぎり簡単にｉｔ威するため
、像点および像行の数を前記の例の場合（７６Ｂ−２ｍ
−２＠、３２０−２°＋２ｍ　　；８９６＝２ｌ０−２
７および２８Ｂ−２ｙ　＋２ｙ　）のように２の冨の差
または和として選定することは、無条件に必要ではない
が、目的にかなっている．しかし他の実現例ではたとえ
ば９２８χアドレスおよび２３２ｙアドレスが用いられ
得る。

本発明の別の実施例では、ビデオ信号データがビソトレ
ベルネストされて標準メモリモジュールに書込まれる．
これは物理的メモリ空間の効率的な利用のために、特に
ビデオ信号データのデータワード幅が標準メモリモジュ
ールのメモリヮード幅と一致していないときに有意義で
ある．ビデオ信号データがたとえばデータワード幅を７
ビットに編威されており、また亭票準メモリが８ピント
のメモリワードを有するならば、９×７ビノトのデータ
ワードが８×８ビットのメモリワードのなかに書込まれ
る．一般的に言って、物理的メモリ空間の効率的な利用
のためには、行あたりのメモリワードの数は行あたりの
データワードの数からデータワード幅およびメモリワー
ド幅の比により乗算されて選定される． ビデオデータ信号が直列に多重化された戒分として、た
とえばＹＵＶ　（Ｙ−ル稟ナンス、ＵＸＶ＝クロミナン
ス）信号として存在するならば、本発明による方法は同
しく応用され得る．第８図に示されている１つの可能な
アドレスフォーマントはたとえば４１１である．すなわ
ちルミナンス信号Ｙに対する走査周波数がクロミナンス
信号Ｕおよび■に対する走査周波数よりも４倍高く選定
されている．ルミナンス信号Ｙに対する走査周波数はた
とえば１３．５ＭＨｚ，またクロミナンス信号Ｕおよび
Ｖに対する走査周波数は３．　３　７　５　ＭＨｚであ
ってよい．成分Ｙ１Ｕおよび■に対して１つの共通のメ
モリが使用されてもよいし、別々のメモリが使用されて
もよい。この場合、戒分ごとに７ビットの分解能の際に
全体で２Ｍｂ　ｉ　ｔのメモリで十分である． 第９図には本発明による方法を実施するための回路装置
の原理回路図が示されている．この回路装置は、２ｍ１
の可能なメモリアドレスをアドレス指定するためのメモ
リアドレス人力端子ＳＰＥとデータ人力端子ＤＥとデー
タ出力端子ＤＡとを有する少なくとも１つのメモリ装ｆ
ｆｓＥを有する．記億すべきビデオ信号データＥＶＤは
導線を介してメモリ装置ＳＨのデータ入力端子ＤＥに到
達する．メモリ装ＵＳＥから続出し可能なビデオ信号デ
ータＡＶＤはデータ出力端子ＤＡから取り出し可能であ
る．制御装置ＳＴを介してビデオ信号データＥＶＤの記
憶および記憶されたデータの続出しが可能である．その
ために制御装置ＳＴによりビデオ信号データＥＶＤに、
像アドレス端子ＢＫにおいて取り出し可能な像アドレス
が対応付けられる．これらの像アドレスは像のなかの列
アドレスに対するＸアドレスピントおよびそれから隔て
られた像のなかの行アドレスに対するｙアドし・スビン
トから戒っている．メモリ装置ＳＥのながへのビデオ信
号データＥＶＤの読入れの際にこれらに制御装置ＳＴを
介してそれに付属の像アドレスが対応付けられる．第４
図および第７図と関連して既に詳細に説明されたコード
変換装ｉＵを介して各像アドレスに一義的に固有のメモ
リアドレスが対応付けられ得る．そのためにコード変換
装置Ｕは像アドレス端子ＢＫとメモリアドレス人力端子
ＳＰＥとの間に接続されている．記憶されたビデオ信号
データに像アドレスが対応付けられ、この像アドレスが
メモリアドレスのなかでコード変換され、またＭ後に正
しいクロンクで読出されることにより、記憶されたビデ
オ信号データが続出される．

【図面の簡単な説明】

第ＩＩ２Ｉは第ｌＯ図による記憶すべき像における本発
明による方法の原理図、第２図は第１図による可能なア
ドレスコード変換を示す図、第３図は第１図および第２
図によるコード変換を実施するための写像マトリックス
を示す図、第４図は１つの像アドレスビノトにより制御
されるマルチプレクサを有する第２図および第３図によ
るコード変換装置を示す図、第５図は２８８行および８
９６像点を有する像の記憶の際の１つの可能なアドレス
コード変換を示す図、第６図は第５図による１つの可能
な写像マトリックスを示す図、第７図は１つの像アドレ
スビントにより制御されるマルチプレクサを有する第６
図によるコード変換装置を示す図、第８図はｌ１：１ア
ドレスフォーマソトで存在する直列に多重化されたビデ
オ信号データを示す図、第９図はビデオ信号データを記
憶するための本発明による回路装置のブロンク回路図、
第ｌＯ図は記憶すべき像の例を示す図である．Ａ・・・
出力端子 ＡＶＤ・・・続出し可能なビデオ信号データＭＵＸ・・
・マルチプレクサ ＤＡ・・・データ出力端子 ＤＢ・・・データ人力端子 ＥＶＤ・・・記憶すべきビデオ信号データＭＵＸ・・・
マルチプレクサ ＳＥ・・・メモリ装置 ＳＰＥ・・・メモリアドレス入力端子 ＳＴ・・・制御装置 Ｕ・・・コード変換装置 ＦＩＧＩＯ ”１” ＦＩＧ８ ＹＹＹＹＵＶＹＹＹＹＬＩＶＹＹＹＹＵＶＹＹＹＹ　Ｖ
ＹＹＹＹＵＶＦＩＧ　９

Claims (1)

1. 【特許請求の範囲】 １）２＾ｍの可能なメモリアドレスを有する標準メモリ
   モジュールのなかに少なくとも１つの部分像のビデオ信
   号データを記憶するための方法であって、ｂ＜２＾ｘか
   つｚ＜２＾ｙであり、またｍ、ｂ、ｚ、ｘおよびｙが正
   の整数であるという条件により像アドレスを介してｂ像
   点がｘアドレスビットにより、またｚ行がｙアドレスビ
   ットにより別々にアドレス指定される方法において、 ２＾ｍが可能なかぎり小さく、ただしｂおよびｚの積よ
   りも大きく選定され、 ｘアドレスビットおよびｙアドレスビット が像アドレスの生起しないビット組み合わせの利用のも
   とに、各生起する像アドレスに１つの固有のメモリアド
   レスが一義的に対応付けられているようにコード変換さ
   れる ことを特徴とするビデオ信号データの記憶方法。 ２）コード変換が写像マトリックスにより行われること
   を特徴とする請求項１記載の方法。 ３）ｘアドレスビットまたはｙアドレスビットの少なく
   とも１つのビットがコード変換の制御のために使用され
   ることを特徴とする請求項１または２記載の方法。 ４）第１のｘアドレスビットのｓアドレスビットおよび
   第２のｙアドレスビットのｒアドレスビットのみがメモ
   リアドレスのｐアドレスビットにコード変換され、その
   際にｓ＜ｘかつｒ＜ｙかつｐ＜ｓ＋ｒに選定されること
   を特徴とする請求項１ないし３の１つに記載の方法。 ５）ビデオ信号データが直列に多重化されることを特徴
   とする請求項１ないし４の１つに記載の方法。 ６）少なくとも行ごとに７６８像点および少なくとも２
   ８８行が記憶されることを特徴とする請求項１ないし５
   の１つに記載の方法。 ７）半像が記憶されることを特徴とする請求項１ないし
   ６の１つに記載の方法。 ８）全像が記憶されることを特徴とする請求項１ないし
   ５の１つに記載の方法。 ９）ビデオ信号データがビットレベルネストされて記憶
   され、その際に行あたりのメモリワードの数が行あたり
   のデータワードの数からデータワード幅およびメモリワ
   ード幅の比により乗算されて選定されることを特徴とす
   る請求項１ないし８の１つに記載の方法。 １０）請求項１ないし９の１つによる方法を実施するた
   めの回路装置において、 ２＾ｍの可能なメモリアドレスのアドレス指定のための
   メモリアドレス入力端子（ＳＰＥ）と、データ入力端子
   （ＤＥ）と、データ出力端子（ＤＡ）とを有するメモリ
   装置（ＳＥ）と、 ビデオ信号データに、像アドレス端子（Ｂ Ｋ）において取り出し可能であり、また像点アドレス指
   定のための隔てられたｘアドレスビットおよび行アドレ
   ス指定のための第２のｙアドレスビットから成る像アド
   レスを対応付け、またビデオ信号データの記憶を制御す
   る制御装置（ＳＴ）と、 像アドレス端子（ＢＫ）とメモリアドレス 入力端子（ＳＰＥ）との間に接続されており、また各像
   アドレスに一義的に１つの固有のメモリアドレスを対応
   付けるコード変換装置（Ｕ）と、 メモリ装置（ＳＥ）からビデオ信号データ を読出すための手段と を含んでいることを特徴とするビデオ信号 データの記憶のための回路装置。 １１）コード変換装置（Ｕ）が像アドレスの少なくとも
   １つのビットにより制御されるマルチプレクサ（ＭＵＸ
   １、ＭＵＸ２；ＭＵＸ３、ＭＵＸ４）を有することを特
   徴とする請求項１０記載の回路装置。