JPH0353523A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0353523A JPH0353523A JP18962989A JP18962989A JPH0353523A JP H0353523 A JPH0353523 A JP H0353523A JP 18962989 A JP18962989 A JP 18962989A JP 18962989 A JP18962989 A JP 18962989A JP H0353523 A JPH0353523 A JP H0353523A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon
- polysilicon film
- patterns
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に係り、詳しくは、半
導体基板の表面を覆うポリシリコン膜もしくはポリサイ
ド膜をドライエンチング処理によってパター二冫グする
際の前処理に関する．〔従来の技術〕 従来から、半導体基板の表面を覆うボリシリコン膜もし
くはポリサイド膜をドライエッチング処理でパターニン
グするに際しては、第２図（ａ）〜（ｄ）の断面構造図
で手順を追って示すような方法が採用されている． すなわち、半導体基板１の表面は、第２図（ａ）で示す
ように、所定厚みで堆積したポリシリコン股（もしくは
ポリサイド膜）２によって覆われている．そこで、まず
、通常の写真製版処理を行ってポリシリコンＩＩＩ２の
表面上に第２図（ｂ）で示すようなレジストパターン３
を形成したうえ、異方性のドライエソチング処理によっ
てポリシリコン膜２をパターニングし、このポリシリコ
ン膜２に第２図（Ｃ）で示すような形状のポリシリコン
パターン４を形威する．そののち、第２図（ｄ）で示す
ように、ポリシリコンパターン４が形成されたポリシリ
コン１１！２の表面上に残存したレジストパターン３を
除去する． ところで、このポリシリコン膜２に対する不純物の注入
・拡散が必要な場合には、写真製版処理によるレジスト
パターン３の形成前に所要の不純物を注入して拡散して
おくようになっている。
導体基板の表面を覆うポリシリコン膜もしくはポリサイ
ド膜をドライエンチング処理によってパター二冫グする
際の前処理に関する．〔従来の技術〕 従来から、半導体基板の表面を覆うボリシリコン膜もし
くはポリサイド膜をドライエッチング処理でパターニン
グするに際しては、第２図（ａ）〜（ｄ）の断面構造図
で手順を追って示すような方法が採用されている． すなわち、半導体基板１の表面は、第２図（ａ）で示す
ように、所定厚みで堆積したポリシリコン股（もしくは
ポリサイド膜）２によって覆われている．そこで、まず
、通常の写真製版処理を行ってポリシリコンＩＩＩ２の
表面上に第２図（ｂ）で示すようなレジストパターン３
を形成したうえ、異方性のドライエソチング処理によっ
てポリシリコン膜２をパターニングし、このポリシリコ
ン膜２に第２図（Ｃ）で示すような形状のポリシリコン
パターン４を形威する．そののち、第２図（ｄ）で示す
ように、ポリシリコンパターン４が形成されたポリシリ
コン１１！２の表面上に残存したレジストパターン３を
除去する． ところで、このポリシリコン膜２に対する不純物の注入
・拡散が必要な場合には、写真製版処理によるレジスト
パターン３の形成前に所要の不純物を注入して拡散して
おくようになっている。
しかしながら、前述した半導体装置の製造方法において
は、つぎのような不都合が生じていた．すなわち、その
半導体基Ｆｉ１を覆うポリシリコン膜（もしくはポリサ
イド膜）２の表面上にエッチングされにくい物質である
自然酸化膜（第２図（ａ）では、符号５で示す）や塵埃
などの異物が存在していると、ドライエッチング処理に
よって形威されたポリシリコンパターン４の内部に異物
からなるエッチング残渣（第２図（ｄ）では、符号６で
示す゛）が発生することになり易く、良好な形状を有す
るパターンが得られなくなってしまう。また、ポリシリ
コン膜２に対して不純物を注入・拡散した場合には、そ
の表面にエソチングされにくい物質が発生し易くなる結
果、エッチング残渣６が非常に多く発生することになっ
ていた．この発明は、このような不都合に鑑みて創案さ
れたものであって、エンチング残渣の発生を防止し、良
好な形状を有するパターンを得ることが可能な半導体装
置の製造方法を提供することを目的としている． 〔課題を解決するための手段〕 本発明に係る半導体装置の製造方法は、このような目的
を達成するために、半導体基板の表面を覆うポリシリコ
ン膜もしくはポリサイド膜をドライエノチング処理でパ
ターニングするに際して、該ドライエッチング処理もし
くはこれに先立つ写真製版処理の直前に、前記ポリシリ
コン膜もしくはポリサイド膜上に形威された自然酸化膜
を含む異物を除去することを特徴とするものである。
は、つぎのような不都合が生じていた．すなわち、その
半導体基Ｆｉ１を覆うポリシリコン膜（もしくはポリサ
イド膜）２の表面上にエッチングされにくい物質である
自然酸化膜（第２図（ａ）では、符号５で示す）や塵埃
などの異物が存在していると、ドライエッチング処理に
よって形威されたポリシリコンパターン４の内部に異物
からなるエッチング残渣（第２図（ｄ）では、符号６で
示す゛）が発生することになり易く、良好な形状を有す
るパターンが得られなくなってしまう。また、ポリシリ
コン膜２に対して不純物を注入・拡散した場合には、そ
の表面にエソチングされにくい物質が発生し易くなる結
果、エッチング残渣６が非常に多く発生することになっ
ていた．この発明は、このような不都合に鑑みて創案さ
れたものであって、エンチング残渣の発生を防止し、良
好な形状を有するパターンを得ることが可能な半導体装
置の製造方法を提供することを目的としている． 〔課題を解決するための手段〕 本発明に係る半導体装置の製造方法は、このような目的
を達成するために、半導体基板の表面を覆うポリシリコ
ン膜もしくはポリサイド膜をドライエノチング処理でパ
ターニングするに際して、該ドライエッチング処理もし
くはこれに先立つ写真製版処理の直前に、前記ポリシリ
コン膜もしくはポリサイド膜上に形威された自然酸化膜
を含む異物を除去することを特徴とするものである。
上記方法によれば、ポリシリコン膜もしくはポリサイド
膜上に存在するエッチングされにくい物質である自然酸
化膜を含む異物を予め除去したうえでドライエンチング
処理によるパターニングを行うので、このドライエッチ
ング処理によって形威されたポリシリコン膜もしくはポ
リサイド膜のパターンの内部に異物からなるエフチング
残渣が発生することはなくなる． 〔実施例〕 以下、この発明方法の一実施例を図面に基づいて説明す
る． 第１図（ａ）〜（ｅ）は、本発明に係る半導体装置の製
造方法の手順を示す断面構造図である。なお、これらの
第１図（ａ）〜（ｅ）において、前述した従来方法を示
す第２図（ａ）〜（ｄ）と互いに同一もしくは相当する
部分については同一符号を付している． 第１図（ａ）で示すように、この方法に用いる半導体基
板ｌの表面は、３０００ Ａというような所定厚みで堆
積したポリシリコン膜（もしくはポリサイド膜）２によ
って覆われている．そして、このポリシリコン膜２の表
面上には、エッチングされにくい物質である薄い自然酸
化膜５が形成されていたり、塵埃などの異物が存在して
いる．そこで、まず、第１図（ｂ）で示すように、この
半導体基板ｌの表面に堆積したポリシリコン膜２上に存
在する自然酸化膜５などの異物を除去する．なお、この
異物除去は、ｌ５：１バソファードふっ＃１（ＢＨＦ）
などのようなエッチング液を用いたうえで３０秒程度に
わたって行うことになる。
膜上に存在するエッチングされにくい物質である自然酸
化膜を含む異物を予め除去したうえでドライエンチング
処理によるパターニングを行うので、このドライエッチ
ング処理によって形威されたポリシリコン膜もしくはポ
リサイド膜のパターンの内部に異物からなるエフチング
残渣が発生することはなくなる． 〔実施例〕 以下、この発明方法の一実施例を図面に基づいて説明す
る． 第１図（ａ）〜（ｅ）は、本発明に係る半導体装置の製
造方法の手順を示す断面構造図である。なお、これらの
第１図（ａ）〜（ｅ）において、前述した従来方法を示
す第２図（ａ）〜（ｄ）と互いに同一もしくは相当する
部分については同一符号を付している． 第１図（ａ）で示すように、この方法に用いる半導体基
板ｌの表面は、３０００ Ａというような所定厚みで堆
積したポリシリコン膜（もしくはポリサイド膜）２によ
って覆われている．そして、このポリシリコン膜２の表
面上には、エッチングされにくい物質である薄い自然酸
化膜５が形成されていたり、塵埃などの異物が存在して
いる．そこで、まず、第１図（ｂ）で示すように、この
半導体基板ｌの表面に堆積したポリシリコン膜２上に存
在する自然酸化膜５などの異物を除去する．なお、この
異物除去は、ｌ５：１バソファードふっ＃１（ＢＨＦ）
などのようなエッチング液を用いたうえで３０秒程度に
わたって行うことになる。
つぎに、通常の写真製版処理を行うことにより、ポリシ
リコン膜２の表面上に第Ｉ図（ｃ）で示すようなレジス
トパターン３を形成する．そののち、このレジストバク
ーン３をマスクとする異方性のドライエノチング処理を
行うことによってポリシリコンＩＩ！２をパターニング
し、このポリシリコン膜２に第１図（ｄ）で示すような
所定形状のポリシリコンパターン４を形或する。そのの
ち、第１図（ｅ）で示すように、ポリシリコンパターン
４が形成されたポリンリコン′Ｍ２の表面上に残存した
レジストパターン３を除去する。
リコン膜２の表面上に第Ｉ図（ｃ）で示すようなレジス
トパターン３を形成する．そののち、このレジストバク
ーン３をマスクとする異方性のドライエノチング処理を
行うことによってポリシリコンＩＩ！２をパターニング
し、このポリシリコン膜２に第１図（ｄ）で示すような
所定形状のポリシリコンパターン４を形或する。そのの
ち、第１図（ｅ）で示すように、ポリシリコンパターン
４が形成されたポリンリコン′Ｍ２の表面上に残存した
レジストパターン３を除去する。
なお、半導体基板ｌの表面を覆うポリシリコン膜２に対
する不純物の注入・拡散が必要な場合には、まず、この
ポリシリコン膜２の表面上に自然酸化膜５やｍ壊などの
異物が存在している状態、すなわち、第１図（ａ）で示
す状態で所要の不純物を注入して拡散したのち、これら
の異物を除去することになる。
する不純物の注入・拡散が必要な場合には、まず、この
ポリシリコン膜２の表面上に自然酸化膜５やｍ壊などの
異物が存在している状態、すなわち、第１図（ａ）で示
す状態で所要の不純物を注入して拡散したのち、これら
の異物を除去することになる。
ところで、以上の説明においては、写真製版処理を行う
直前、すなわち、レジストパターン３を形威する直前に
自然酸化膜５を含む異物を除去することとしているが、
この異物の除去をドライエソチング処理の直前に行って
もよく、同様の結果が得られることはいうまでもない。
直前、すなわち、レジストパターン３を形威する直前に
自然酸化膜５を含む異物を除去することとしているが、
この異物の除去をドライエソチング処理の直前に行って
もよく、同様の結果が得られることはいうまでもない。
以上説明したように、本発明に係る半導体装置の製造方
法によれば、ポリシリコン膜もしくはポリサイド膜上に
存在するエッチングされにくい物質である自然酸化膜を
含む異物を予め除去したうえでポリシリコン膜もしくは
ポリサイド膜のドライエソチング処理によるパターニン
グを行うので、形成されたパターンの内部に異物からな
るエッチング残渣が発生することはなくなり、良好な形
状のパターンが得られることになる．その結果、歩留り
が高く、しかも、信頼性に優れた半導体装置を製造する
ことができる．
法によれば、ポリシリコン膜もしくはポリサイド膜上に
存在するエッチングされにくい物質である自然酸化膜を
含む異物を予め除去したうえでポリシリコン膜もしくは
ポリサイド膜のドライエソチング処理によるパターニン
グを行うので、形成されたパターンの内部に異物からな
るエッチング残渣が発生することはなくなり、良好な形
状のパターンが得られることになる．その結果、歩留り
が高く、しかも、信頼性に優れた半導体装置を製造する
ことができる．
第ｌ図（ａ）〜（ｅ）は本発明に係る半導体装置の製造
方法を示す断面構造図であり、第２図（ａ）〜（ｄ）は
従来例に係る半導体装置の製造方法を示す断面構造図で
ある。 図における符号１は半導体基板、２はポリシリコンＩｌ
ｌ（ ポリサイド膜）、４はポリシリコンパターン、５
は自然酸化膜（異物）である．なお、図中の同一符号は
、互いに同一もしくは相当する部品、部分を示している
．
方法を示す断面構造図であり、第２図（ａ）〜（ｄ）は
従来例に係る半導体装置の製造方法を示す断面構造図で
ある。 図における符号１は半導体基板、２はポリシリコンＩｌ
ｌ（ ポリサイド膜）、４はポリシリコンパターン、５
は自然酸化膜（異物）である．なお、図中の同一符号は
、互いに同一もしくは相当する部品、部分を示している
．
Claims (1)
- （１）半導体基板の表面を覆うポリシリコン膜もしくは
ポリサイド膜をドライエッチング処理でパターニングす
るに際して、 該ドライエッチング処理もしくはこれに先立つ写真製版
処理の直前に、前記ポリシリコン膜もしくはポリサイド
膜上に形成された自然酸化膜を含む異物を除去すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18962989A JPH0353523A (ja) | 1989-07-20 | 1989-07-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18962989A JPH0353523A (ja) | 1989-07-20 | 1989-07-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0353523A true JPH0353523A (ja) | 1991-03-07 |
Family
ID=16244496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18962989A Pending JPH0353523A (ja) | 1989-07-20 | 1989-07-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0353523A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100761980B1 (ko) * | 2006-07-20 | 2007-09-28 | 황현식 | 발열매트의 온도 조절기 회로 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229141A (ja) * | 1985-07-31 | 1987-02-07 | Hitachi Ltd | 半導体装置の製造法 |
| JPS62117343A (ja) * | 1985-11-16 | 1987-05-28 | Oki Electric Ind Co Ltd | 半導体装置のコンタクト形成方法 |
| JPS6436026A (en) * | 1987-07-31 | 1989-02-07 | Sony Corp | Photo-etching |
-
1989
- 1989-07-20 JP JP18962989A patent/JPH0353523A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229141A (ja) * | 1985-07-31 | 1987-02-07 | Hitachi Ltd | 半導体装置の製造法 |
| JPS62117343A (ja) * | 1985-11-16 | 1987-05-28 | Oki Electric Ind Co Ltd | 半導体装置のコンタクト形成方法 |
| JPS6436026A (en) * | 1987-07-31 | 1989-02-07 | Sony Corp | Photo-etching |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100761980B1 (ko) * | 2006-07-20 | 2007-09-28 | 황현식 | 발열매트의 온도 조절기 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS588579B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| US4362598A (en) | Method of patterning a thick resist layer of polymeric plastic | |
| JPH0353523A (ja) | 半導体装置の製造方法 | |
| US4311546A (en) | Method of manufacturing semiconductor device | |
| JPH0281426A (ja) | 半導体装置の製造方法 | |
| JP2722518B2 (ja) | 半導体装置の製造方法 | |
| JPH04157723A (ja) | アルミニウム膜のドライエッチング方法 | |
| JPS61114536A (ja) | 半導体装置の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JPS594857B2 (ja) | 半導体装置の電極、配線層形成方法 | |
| JPH05217959A (ja) | 半導体装置の製造方法 | |
| JP2740292B2 (ja) | 半導体素子の製造方法 | |
| JPS59132141A (ja) | 半導体装置の製造方法 | |
| KR950011170B1 (ko) | 3층 레지스트를 이용한 게이트전극 형성방법 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS62277746A (ja) | 半導体装置の製造方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPS6216536B2 (ja) | ||
| JPH0472678A (ja) | 半導体装置の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPS59145529A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| JPS62117365A (ja) | アモルフアスシリコンイメ−ジセンサの製造方法 | |
| JPS6132427A (ja) | 半導体装置の製造方法 | |
| JPH0282527A (ja) | 半導体装置の製造方法 |