JPH0353608A - 積層型ｌｒフィルタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 本発明は、ＮｉＺｎ系フェライトのグリーンシートを積
層して形成された積層型ＬＲフィルタの製造方法に関す
る。

［背景技術コ 現在、ＥＭＩ（電磁干渉〉除去用インダクタとしては、
巻線タイプのチップコイルや積層型のチップコイルが多
く使用されている。

このうち積層型のチップコイル５１は、第６図及び第７
図に示すように、複数枚のフェライトのグリーンシー｝
５２．５３及び５４を積層して形成したフェライ１・素
体５５の内部に、コイル状またはストレート状等の内部
電極５６を形成し、フェライト素体５５の外面に内部電
極５６と導通した外部電ｆ！５７を形成したものである
。第６図は、このような積層型チップコイル５１の外観
斜視図であり、第７図はその一製造過程を表している。

第７図を参照しながら、このｒＲ層型チップコイル５１
の製造方法を詳しく説明する。フェライト素体５５は、
印刷シ一ト５８の上下両面に複数枚のグリーンシート５
２．５４　（ダミーシ一ト）を積層することによって形
成されている．この印刷シ一ト５８は、グリーンシート
５３の表裏両面に銀または銀パラジウムの導電ペースト
を印刷することにより、それぞれ０．７５ターンのコイ
ル部５９と外部引き出し電極６０からなる内部電極５６
を形成したものであり、グリーンシート５３に穿孔され
たスルーホール６１を通して表裏のコイル部５９の先端
同士を導通させ、外部引き出し電極６０間に１．５ター
ンのコイル部５９を形成してある。しかして、上記のよ
うな印刷シ一ト５８の上下両面に何も印刷されていない
複数枚のグリーンシート５２．５４を積層して平面加圧
することにより一体化し、積層されたグリーンシート５
２，５３．５４によってフェライト素体５５が形成され
る。この後、生のフェライト素体５５は空気中において
適当な温度で焼成され、一．体焼成品のフェライト素体
５５が製作される。さらに、バレル研磨もしくは平面研
磨によってフェライト素体５５の両端を研削し、内部の
外部引き出し電［！６０を露出させた後、第６図に示す
ようにフェライト素体５５の両端外面に銀または銀パラ
ジウムの導電ペーストを塗布し、空気中で焼成すること
により外部引き出し電極６０と導通した外部電極５７を
形成している。このようにして製造された積層型チップ
コイル５１においては、空気中で焼成されたフェライト
素体５５は高抵抗の絶縁体であった． ［発明が解決しようとする課題］ 上記のようにして製造された積層型チップコイルをデシ
タル回路等のＥＭＩ除去フィルタ用として使用した場合
、このチップコイルは高周波域で必ず共振点ｆ。を持ち
、それ以上の周波数ではインダクタの働きをせず、むし
ろキャパシタとして働き、周波数−インピーダンス特性
は第８図に実線で示す曲線イのようになる。この共振点
ｆｏにおいては、インダクタとキャパシタの並列共振の
ため、使用される回路によっては異常発振が発生し、か
えって有害なノイズを発生させる。このような場合には
、インダクタに並列に抵抗体等のインピーダンス素子を
接続して用いられる．このようにインダクタに並列に抵
抗体等のインピーダンス素子を接続して用いると、周波
数一インピーダンス特性は第８図に破線で示す曲線ロの
ように滑らかになり、共振点がなくなる．したがって、
滑らかなノイズ除去特性を得ることができ、使用回路を
制限されることなく広い用途に利用できるようになる。

このように積層型チップコイルを用いた場合には、使用
回路によっては異常発振が発生し、有害なノイズを生じ
ることがあるので、この対策としてインダクタに並列に
抵抗体等のインピーダンス素子を接続する必要があるが
、従来の積層型チップコイルには内部に抵抗体を内蔵し
たものはなかったので、このような場合には抵抗体等の
個別電気部品を外付けする必要があり、電子回路のコス
トが増大すると共に半田付け等の処理が必要となって面
倒が増し、また電子回路の小型化の妨げにもなっていた
。

しかして、本発明は叙上の従来例の欠点に鑑みてなされ
たものであり、その目的とするところは個別の電子部品
を外付けすることなく、滑らかなＥＭＩ除去特性を得る
ことのできる積層型ＬＲフィルタの製造方法を提供する
ことにある．［課題を解決するための手段］ このため、本発明の積層型ＬＲフィルタの製造方法は、
ＮｉＺｎ系フェライトのグリーンシー１−を積層するこ
とによって形成したフェライト素体の内部に銀、銀パラ
ジウム等の導電ペーストを用いてインダクタンスとして
働く内部電極を形成し、このフェライト素体を空気雰囲
気中で焼成した後、この焼成されたフェライト素体の外
面に銀、銀パラジウム、銅等の導電ペーストを用いて外
部電極を形成し、Ｈ２，　ＣＯガス等の還元雰囲気もし
くはＮ２，　Ａｒガス等の中性雰囲気で酸素濃度０．１
％以下の中で焼成して外部電極をフェライト素体に焼き
付けることを特徴としている。

また、外部電極の表面にはＮｉ，　Ｓｎ等のメッキを施
しても良い。

［作用］ 本発明にあっては、内部電極を形或されたフェライト素
体の焼成品に導電ペーストを塗布して外部電極を形成し
た後、これをＨ２，　ＣＯガス等の還元雰囲気もしくは
Ｎ２，　Ａｒガス等の中性雰囲気で酸素濃度０．１％以
下の中で焼成して外部電極を焼き付けたところ、ＮｉＺ
ｎ系フェライト中のＦｅ２０３　，　ＣｕＯの中の酸素
の一部が抜けてフェライト素体が半導体化され、低抵抗
化した．このため、インダクタンスとして働く内部電極
の両端間に低抵抗のフェライト層（フェライト素体）が
並列に配置され、内部電極によるインダクタンスとフェ
ライト素体による抵抗を並列接続したのと同じ等価回路
を構成することができた。

したがって、個別の抵抗体を外付けすることなく、従来
の積層型チップコイルに個別部品の抵抗体を外付けした
場合と同様な共振点のない周波数インピーダンス特性を
得ることができる。

また、低濃度酸素雰囲気中で外部電極を焼成することに
より、その酸化を防止することができた。

［実施例］ 以下、本発明の実施例を添付図に基づいて詳述する。

フェライト素体４は、第ｌ図に示すように、印刷シ一ト
７の上下両面にそれぞれ複数枚のＮｉＺｎ系フェライト
のグリーンシート１．３を積層し、平面加圧したもので
ある。印刷シ一ト７は、ＮｉＺｎ系フェライトのグリー
ンシート２の表面に銀、銀パラジウム等の内部電極５を
形成したものであり、第１図の図示例では、グリーンシ
ート２の一方表面において外部引き出し電極８間にスト
レー１〜状のインダクタ部９を設けてある。また、印刷
シ一ト７の上下のグリーンシー１−１．３は、ダミーシ
一トであって、電極等の設けられていないものである。

積層型ＬＲフィルタ１０は、上記のようにして積層一体
化した生のフェライ１・素体４を焼成して得た一体焼成
品の両端部外面に外部引き出し電極８と導通した銀、銀
パラジウムもしくは銅等の外部電極６を形或したもので
ある。また、このＮｉＺｎ系フェライトからなるフェラ
イト素体４ほ、半導体化させることによって低抵抗化さ
れており、この結果外部電極６間にはインダクタ部９に
よって付与されるインダクタンスＬと低抵抗ｆヒされた
フェライト素体４によって付与された抵抗Ｒとが並列に
接続されており、この積層型ＬＲフィルタ１０の等価回
路は第３図のようになっている。

つぎに、上記積層型ＬＲフィルタ１０の製造方法を説明
する．まず、ＮｉＺｎ系フェライト粉末及び有機溶媒、
バインダー等を混練して泥しようにした後、押し出し法
、引き上げ法あるいはブレード法によりシート状に或形
し、複数枚のＮｉＺｎ系フェライトのグリーンシート１
，２及び３を得る．ついでグリーンシート２の表面に銀
、銀パラジウム等の酸化しにくい導電ペーストを印刷し
て所定パターンの内部電極５を形成し、印刷シ一ト７を
得る．印刷シ一ト７の表裏両面に適宜の枚数のグリーン
シート１，３をダミーシ一トとして重ね、ダミーシート
間に印刷シ一ト７を挟み込み、上下がら平面加圧し、各
グリーンシート１，２及び３を密着させ、生のフェライ
ト素体４を成形する。この後、フェライト素体４を空気
雰囲気中で焼成してフェライト素体４の焼成品を得た。

さらに、焼成したフェライト素木４の両端をバレル研磨
または平面研磨して外部引き出し電極８を露出させ、こ
の外部引き出し電極８の露出部分と導通させるようにし
てフェライト素体４の両端部外面に銀、銀パラジウムも
しくは銅等の導電ペーストを塗布し、外部電極６を形成
する。

この後、再びフェライト素体４を焼成して外部電極６を
フェライト素体４に焼き付け、積層型ＬＲフィルタ１０
を製造するやこの焼成工程においては、Ｈ２，　ＣＯガ
ス等の還元雰囲気もしくはＮ２，　Ａｒガス等の中性雰
囲気で酸素濃度Ｑ　．　ｌ　９／以下の雰囲気中におい
て、適宜温度で焼成した。このような低酸素濃度雰囲気
中で外部電極６を焼き付けると、外部電極６の酸化を防
止することがてきる。

しかも、スピネル型フェライトを還元または中性雰囲気
などの酸素分圧の低い雰囲気中で熱処理すると、フェラ
イト組成中のＦｅ２０Ｂ　，　ＣｕＯの中の酸素原子の
一部が抜け出てＦｅ及びＣｕの原子価の一部がＦｅ”−
＋Ｆｅ”，　Ｃｕ”−ｅｃｕ＋と変化する。この結果、
一旦空気雰囲気中で焼成されて高抵抗の絶縁体となって
いたフェライト素体４が半導体化し、小さな抵抗率とな
り、空気中で焼成した場合のＮｉＺｎ系フェライトの固
有抵抗が１０９Ωｃｍ以上であるのに対し、１０〜１０
’Ωｃｍという小さな抵抗率が得られた。

上記のようにして製造された積層型ＬＲフィルタ１０に
あっては、内部電極５によって付与されたインダンタン
スＬとフェライト素体４によって付与された抵抗Ｒとに
よって第３図のようなインダクタンスＬと抵抗Ｒからな
るフィルタが構戒されるので、従来のインダクタンス素
子としてのみ働く積層型チップコイルに外部抵抗体を外
付けしたのと同じ機能を得ることができる。すなわち、
この積層型ＬＲフィルタ１０の周波数−インピーダンス
特性は第４図に示すようになり、積層型チップコイルに
抵抗体を並列に外付けした時の周波数一インピーダンス
特性（第８図の曲線ロ）と同様、共振点のない滑らかな
周波数−インピーダンス特性を得ることができた．しか
も、フェライト素体４を低抵抗化することによって内部
抵抗を形成しているので、外形寸法が大きくなることが
なく、部品を小形化でき、従来のように外付け抵抗体を
用いる場合・と比較すると、部品点数を少なくできて電
気回路をコンパクト化して高集積化を図れ、また外付け
抵抗体を半田付けする手間が省けると共に半田付け不良
のおそれがなくて接続信頼性が向上し、コストも安価に
できる。

また、電極材料として安価な銅を使用すると酸化し易い
という問題があるが、本発明にあっては外部電［ｉ６を
低酸素濃度雰囲気で焼或しているので、外部電極材料に
銅を使用しても焼成時における酸化を防止でき、コスト
をより安価に仰えることができる．さらに、外部電極６
の表面にＮｉメッキやＳｎメッキ等を施せば、焼或・後
も外部電極６の酸化を防止できる。

なお、上記の説明では、積層型ＬＲフィルタを個々に製
造するように述べたが、実際の量産工程では、内部電極
の繰り返しパターンを印刷された大きな印刷マザーシ一
トの両面に大きなダミーのマザーシ一トを積層して加圧
一体化し、この生或形体をカットして一度に多数のフェ
ライト素体を製作する。

第５図に示すものは本発明の他例であり、印刷シ一ト７
の一方表面において、外部引き出し電極８間にジグザグ
状のインダクタ部９を設けたものである。

また、図示しないが、内部電極の構造としては、第７図
に従来例として示した内部電極のようにグリーンシート
の表裏に設けた０．７５ターンのＪ形電極をスルーホー
ルを通して連続させて１．５ターンのインダクタ部を形
成したものでもよい．［発明の効果コ 本発明によれば、フェライト素体を低抵抗化させること
によりワンチップの積層型ＬＲフィルタ内に抵抗体を形
或することができる。このため、内部電極によるインダ
クタンスにフェライト素体による抵抗を並列に接続した
のと等価な回路の積層型ＬＲフィルタを製造することが
でき、共振点のない周波数インピーダ特性を得ることが
できる．すなわち、滑らかなＥＭＩ除去特性が得られ、
使用回路等の制限をなくすことができ、汎用性が増す． また、外付け抵抗を必要としなくなるので、電子回路の
コストを安価にできると共に電子回路を小形化すること
ができ、外付け抵抗を半田付けする必要がないので、接
続信頼性が増すと共に半田付け作業も不要となる。

さらに、外部電極が、焼き付け時に酸化しないので、銅
のような安価な電極材料を用いることができる。

【図面の簡単な説明】

第１図は本発明の一実施例における製造過程の斜視図、
第２図は同上の積層型ＬＲフィルタの断面図、第３図は
同上の等価回路図、第４図は同上の周波数一インピーダ
ンス特性を示すグラフ、第５図は本発明の他例における
製造過程の斜視図、第６図は従来例の斜視図、第７図は
従来例の製造過程における斜視図、第８図は従来例の周
波数インピーダンス特性を示すグラフである。 １，２．３・・・グリーンシート ４・・・フェライト素体 ５・・・内部電極 ６・・・外部電極 第 ３ 図 一４３− 第 ２ 図 ３ 第 ４ 図 ＋２１

Claims (2)

【特許請求の範囲】
1. （１）ＮｉＺｎ系フェライトのグリーンシートを積層す
   ることによつて形成したフェライト素体の内部に銀、銀
   パラジウム等の導電ペーストを用いてインダクタンスと
   して働く内部電極を形成し、このフェライト素体を空気
   雰囲気中で焼成した後、この焼成されたフェライト素体
   の外面に銀、銀パラジウム、銅等の導電ペーストを用い
   て外部電極を形成し、Ｈ＿２，ＣＯガス等の還元雰囲気
   もしくはＮ＿２，Ａｒガス等の中性雰囲気で酸素濃度０
   ．１％以下の中で焼成して外部電極をフェライト素体に
   焼き付けることを特徴とする積層型ＬＲフィルタの製造
   方法。
2. （２）前記外部電極の表面にＮｉ，Ｓｎ等のメッキを施
   したことを特徴とする請求項１に記載の積層型ＬＲフィ
   ルタの製造方法。