JPH0353651B2 - - Google Patents
Info
- Publication number
- JPH0353651B2 JPH0353651B2 JP60066932A JP6693285A JPH0353651B2 JP H0353651 B2 JPH0353651 B2 JP H0353651B2 JP 60066932 A JP60066932 A JP 60066932A JP 6693285 A JP6693285 A JP 6693285A JP H0353651 B2 JPH0353651 B2 JP H0353651B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit data
- circuit
- addition
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Electrophonic Musical Instruments (AREA)
Description
〔発明の技術分野〕
この発明は、デイジタルフイルタや音声合成、
メロデイー合成等に代表されるデイジタル信号処
理分野で用いられ、特に乗算結果の誤差を改善す
る乗算丸め機能を有し、同時に乗算結果の増幅機
能を有するデイジタル信号処理回路に関する。 〔発明の技術的背景〕 従来、デイジタル信号処理で利用される乗算結
果の丸め処理としては、下位数ビツトの切捨て処
理や、切捨てる下位数ビツトの四捨五入処理が行
われている。また、切上げ処理は安定性を考慮し
て通常では行われないが、近年の音声合成に用い
る格子型フイルタでのメロデイー合成ではこの切
上げ処理が重要な役割を果たしている。この切上
げ処理を使用した技術としては、例えば、日本音
響学会音声研究会資料S82−04（昭和57年４月26
日発行）の第25頁ないし第32頁に記載されてに
る、日比野他著の「PARCOR音声合成LSIにお
ける楽音発生の検討」が知られている。 切捨て処理、四捨五入処理は本質的に真値を減
衰させる機能を備えているため、例えば格子型フ
イルタのインパルス応答を用いて所望の周波数の
減衰正弦波を生成し、メロデイーの音階信号に利
用する場合、減衰の時定数が大きすぎて音階とし
て実用上使用することができない。そこで、上記
文献に記載されている技術では、乗算結果の切上
げを行ない、一種の増幅を行なうことを提案して
いる。 〔背景技術の問題点〕 しかしながら、上記文献の技術による切上げ方
法では以下のような問題点がある。すなわち、い
ま、Ｍビツトの乗算結果Ｚが得られ、その下位Ｎ
ビツトの切上げ処理が行われた後のＭビツトのデ
ータをZ′とする。ただし、Ｚ，Z′はともに２の補
数で表現されているとする。上記文献の方法によ
れば、Ｚが正または零ならば下位Ｎビツトをすべ
て“１”レベルにし、Ｚが負の場合には下位Ｎビ
ツトをすべて“０”レベルにする。いま｜Ｚ｜≦
１として、ＺとZ′との関係を示したのが第３図で
ある。第３図において、破線は切上げ処理を行な
わないときのＺとZ′との関係を示し、切上げ処理
後のデータZ′は実線で示すように階段状に変化す
る。従つて、ＺとZ′との間の誤差ｅをｅ＝Z′−Ｚ
と定義したときに次の各式が成立する。ただしΔ
は2-(M-N-1)と定義する。 −Δ＜ｅ≦０：Ｚ＜０のとき …１ ０≦ｅ≦（１−2-N）Δ：０≦Ｚ≦（１−2-N）Δ
のとき …２ ０≦ｅ＜Δ：（１−2-N）Δ＜Ｚのとき …３ 第３図で示される切り上げ関係を持つ回路に、
直流バイアス成分が０の信号が入力されたとき、
切り上げ後の信号の直流バイアス成分を調べる。
下記の第１表は、切り上げ後の信号のレベルと、
そのレベルになる確率を示している。ただし、Δ
は2-(M-N-1)とする。また、Ｑ＝2-Nとする。各レ
ベル値と、その値になる確率の積和により、切り
上げ後の平均レベル、すなわち直流バイアス成分
をみると、−Δ／2N+1となり、マイナス側に直流
バイアス成分が発生している。
メロデイー合成等に代表されるデイジタル信号処
理分野で用いられ、特に乗算結果の誤差を改善す
る乗算丸め機能を有し、同時に乗算結果の増幅機
能を有するデイジタル信号処理回路に関する。 〔発明の技術的背景〕 従来、デイジタル信号処理で利用される乗算結
果の丸め処理としては、下位数ビツトの切捨て処
理や、切捨てる下位数ビツトの四捨五入処理が行
われている。また、切上げ処理は安定性を考慮し
て通常では行われないが、近年の音声合成に用い
る格子型フイルタでのメロデイー合成ではこの切
上げ処理が重要な役割を果たしている。この切上
げ処理を使用した技術としては、例えば、日本音
響学会音声研究会資料S82−04（昭和57年４月26
日発行）の第25頁ないし第32頁に記載されてに
る、日比野他著の「PARCOR音声合成LSIにお
ける楽音発生の検討」が知られている。 切捨て処理、四捨五入処理は本質的に真値を減
衰させる機能を備えているため、例えば格子型フ
イルタのインパルス応答を用いて所望の周波数の
減衰正弦波を生成し、メロデイーの音階信号に利
用する場合、減衰の時定数が大きすぎて音階とし
て実用上使用することができない。そこで、上記
文献に記載されている技術では、乗算結果の切上
げを行ない、一種の増幅を行なうことを提案して
いる。 〔背景技術の問題点〕 しかしながら、上記文献の技術による切上げ方
法では以下のような問題点がある。すなわち、い
ま、Ｍビツトの乗算結果Ｚが得られ、その下位Ｎ
ビツトの切上げ処理が行われた後のＭビツトのデ
ータをZ′とする。ただし、Ｚ，Z′はともに２の補
数で表現されているとする。上記文献の方法によ
れば、Ｚが正または零ならば下位Ｎビツトをすべ
て“１”レベルにし、Ｚが負の場合には下位Ｎビ
ツトをすべて“０”レベルにする。いま｜Ｚ｜≦
１として、ＺとZ′との関係を示したのが第３図で
ある。第３図において、破線は切上げ処理を行な
わないときのＺとZ′との関係を示し、切上げ処理
後のデータZ′は実線で示すように階段状に変化す
る。従つて、ＺとZ′との間の誤差ｅをｅ＝Z′−Ｚ
と定義したときに次の各式が成立する。ただしΔ
は2-(M-N-1)と定義する。 −Δ＜ｅ≦０：Ｚ＜０のとき …１ ０≦ｅ≦（１−2-N）Δ：０≦Ｚ≦（１−2-N）Δ
のとき …２ ０≦ｅ＜Δ：（１−2-N）Δ＜Ｚのとき …３ 第３図で示される切り上げ関係を持つ回路に、
直流バイアス成分が０の信号が入力されたとき、
切り上げ後の信号の直流バイアス成分を調べる。
下記の第１表は、切り上げ後の信号のレベルと、
そのレベルになる確率を示している。ただし、Δ
は2-(M-N-1)とする。また、Ｑ＝2-Nとする。各レ
ベル値と、その値になる確率の積和により、切り
上げ後の平均レベル、すなわち直流バイアス成分
をみると、−Δ／2N+1となり、マイナス側に直流
バイアス成分が発生している。
【表】
この発明は上記のような事情を考慮してなされ
たものでありその目的は、演算結果の誤差精度が
改善でき、かつ増幅機能を有し、いいかえれば負
の直流バイアスを減少させることができ、かつハ
ードウエア量も従来に比較してほとんど増加しな
いデイジタル信号処理回路を提供することにあ
る。 〔発明の概要〕 上記目的を達成するためこの発明のデイジタル
信号処理回路にあつては、乗算回路によつて２の
補数表現された第１および第２の２進データを乗
算し、一定ビツト数の下位ビツトを切捨てて乗算
結果を得て、上記乗算結果を上位ビツトデータと
しかつ上記乗算結果の最上位ビツトデータの反転
データをそれよりも下位ビツトの各データとする
第３の２進データを一方の入力データとして、２
の補数表現された第４の２進データを他方の入力
データとしてそれぞれ加減算回路に供給し、この
加減算回路で制御信号に基づいて上記第３および
第４の２進データの加減算を行ない。この加減算
におけるキヤリー入力として上記加減算回路で加
算が行われる際には上記乗算結果の最上位ビツト
データの反転データを供給し、減算が行われる際
には最下位ビツトデータとして上記乗算結果の最
上位ビツトデータを供給するようにしている。 〔発明の実施例〕 次にこの発明の実施例の説明の前にこの発明の
原理について説明する。いま、４ビツトのデータ
Ｘ＝（X4，X3，X2，X1）とＹ＝（Y4，Y3，Y2，
Y1）とを乗算し、その結果の上位の４ビツトで
あるＱ＝（Q4，Q3，Q2，Q1）を乗算結果として
取出し、その４ビツトデータの下位２ビツトを切
上げる場合を考える。ただし、上記４ビツトのデ
ータＸとＹとは２の補数表現されており、各ビツ
トデータの添字の大きい方がMSBであり、小さ
い方がLSBであるとする。 ここで、Ｑ＝（Q4，Q3，Q2，Q1）の下位２ビ
ツトQ2とQ1を切上げるのだから、Ｑが正と負の
場合とで切上げ後のデータQ′はそれぞれ次のよ
うになる。 Q′＝（０，Q3＋１，０，０）：Ｑ≧０（Q4＝０）
…４ Q′＝（１，Q3，０，０） ：Ｑ＜０（Q4＝１）
…５ 次に切上げ処理後の値Q′と、データＺの加算
もしくは減算を行なう。すなわち、Ｚ＋Q′また
はＺ−Q′を行なう。上記の乗算および加減算を
実行するためには、切上げ時に上記４式で示すよ
うに、１回の加算およびその後の加減算で１回の
加減算を行なう必要があるが、この発明の回路で
はこれらの演算を第１図に示すような実施例回路
で実行するようにしている。 すなわち、第１図はこの発明に係るデイジタル
信号処理回路の一実施例の構成を示す回路図であ
る。図において１１はそれぞれ４ビツトのデータ
入力端子A4ないしA1およびB4ないしB1を有し、
これら入力端子に供給される２の補数表現された
一対のデータの乗算を行なう乗算回路であり、一
対のデータとして上記データＸ＝（X4，X3，X2，
X1）およびＹ＝（Y4，Y3，Y2，Y1）が供給され
る。上記乗算回路１１の乗算結果Ｑ＝（Q4，Q3，
Q2，Q1）のうち上位２ビツトのデータQ4および
Q3が加減算回路１２に供給される。この加減算
回路１２はそれぞれ４ビツトのデータ入力端子
E4ないしE1およびF4ないしF1を有し、加／減算
制御信号に応じてこれら入力端子に供給される２
の補数表現された一対のデータの間で加算もしく
は減算を乗算を行なうものであり、一方のデータ
入力端子E4ないしE1にはデータとして上記デー
タＺ＝（Z4，Z3，Z2，Z1）が供給され、他方のデ
ータ入力端子F4ないしF1のうち上位の２ビツト
F4，F3には上記データQ4およびQ3がそれぞれ供
給され、下位の２ビツトF2，F1には上記データ
Ｑを最上位ビツトのデータQ4がインバータ１３
を介して供給される。すなわち、データ入力端子
F2，F1にはデータQ4の反転データが並列に供給
される。また、上記加減算回路１２には最下位ビ
ツトのデータ入力端子としてキヤリーデータ入力
端子Ｃが設けられており、この加減算回路１２で
減算が行われる際にこの入力端子Ｃには上記イン
バータ１３の出力データがインバータ１４および
スイツチ１５を介して供給されるようになつてお
り、また、この加減算回路１２で加算が行われる
際にこの入力端子Ｃには上記インバータ１３の出
力データがスイツチ１６を介して供給されるよう
になつている。 上記加減算回路１２は以下のような演算動作を
行なう。まず、加算回路として動作するときに
は、（E4，E3，E2，E1）＋（F4，F3，F2，F1）＋
（０，０，０，Ｃ）＝（S4，S3，S2，S1）なる演算
を行なう。減算回路として動作するときには、
（E4，E3，E2，E1）＋（4，3，2，1）＋（０，
０，０，Ｃ）＝（S4，S3，S2，S1）なる演算を行な
う。 次にこのような構成の回路で、先に原理の説明
のところで述べたような演算が実行されることを
以下に説明する。まず、上記４および５式をそれ
ぞれ次のように変形する。 Q′＝（０，Q3，１，１）＋１ ＝（Q4，Q3，4，4）＋4：Ｑ≧０（Q4＝
０） …６ Q′＝（１，Q3，０，０）＋０ ＝（Q4，Q3，4，4）＋4：Ｑ＜０（Q4＝
１） …７ 従つて、Qa＝（Q4，Q3，4，4）とすると、 Q′＝Qa＋4 …８ となる。この８式により加減算回路１２で行われ
る前記Ｚ＋Q′またはＺ−Q′の演算はそれぞれ次
の式で表わされるような演算となる。 Ｚ＋Q′＝Ｚ＋Qa＋4（加算のとき） …９ Ｚ−Q′＝Ｚ−（Qa＋4） ＝Ｚ＋−4＋１ ＝Ｚ＋＋Q4（減算のとき） …10 上記９式および10式の演算はとりもなおさず第
１図回路における加減算回路１２における演算動
作である。 上記実施例回路における元のデータＺの変化に
対する切上げ後のデータZ′との関係は第２図に示
すようになる。すなわち、Ｚが正もしくは零なら
ば下位Ｎビツトをすべて“０”レベルにして、さ
らに下位からＮ＋１ビツト目に１を加算する。Ｚ
が負ならば下位Ｎビツトをすべて“０”レベルに
する。 第２図で示される切り上げ関係を持つ回路に、
直流バイアス成分が０の信号が入力されたとき、
切り上げ後の信号の直流バイアス成分がどうなる
かをまとめて示したものが下記の第２表である。
第２表において、各レベル値と、その値になる確
率の積和により、切り上げ後の平均レベル、すな
わち直流バイアス成分は０になる。従来の方式で
はこれがマイナス側の直流バイアス成分−Δ／
2N+1であつたものが０となり、明らかに改善され
ている。
たものでありその目的は、演算結果の誤差精度が
改善でき、かつ増幅機能を有し、いいかえれば負
の直流バイアスを減少させることができ、かつハ
ードウエア量も従来に比較してほとんど増加しな
いデイジタル信号処理回路を提供することにあ
る。 〔発明の概要〕 上記目的を達成するためこの発明のデイジタル
信号処理回路にあつては、乗算回路によつて２の
補数表現された第１および第２の２進データを乗
算し、一定ビツト数の下位ビツトを切捨てて乗算
結果を得て、上記乗算結果を上位ビツトデータと
しかつ上記乗算結果の最上位ビツトデータの反転
データをそれよりも下位ビツトの各データとする
第３の２進データを一方の入力データとして、２
の補数表現された第４の２進データを他方の入力
データとしてそれぞれ加減算回路に供給し、この
加減算回路で制御信号に基づいて上記第３および
第４の２進データの加減算を行ない。この加減算
におけるキヤリー入力として上記加減算回路で加
算が行われる際には上記乗算結果の最上位ビツト
データの反転データを供給し、減算が行われる際
には最下位ビツトデータとして上記乗算結果の最
上位ビツトデータを供給するようにしている。 〔発明の実施例〕 次にこの発明の実施例の説明の前にこの発明の
原理について説明する。いま、４ビツトのデータ
Ｘ＝（X4，X3，X2，X1）とＹ＝（Y4，Y3，Y2，
Y1）とを乗算し、その結果の上位の４ビツトで
あるＱ＝（Q4，Q3，Q2，Q1）を乗算結果として
取出し、その４ビツトデータの下位２ビツトを切
上げる場合を考える。ただし、上記４ビツトのデ
ータＸとＹとは２の補数表現されており、各ビツ
トデータの添字の大きい方がMSBであり、小さ
い方がLSBであるとする。 ここで、Ｑ＝（Q4，Q3，Q2，Q1）の下位２ビ
ツトQ2とQ1を切上げるのだから、Ｑが正と負の
場合とで切上げ後のデータQ′はそれぞれ次のよ
うになる。 Q′＝（０，Q3＋１，０，０）：Ｑ≧０（Q4＝０）
…４ Q′＝（１，Q3，０，０） ：Ｑ＜０（Q4＝１）
…５ 次に切上げ処理後の値Q′と、データＺの加算
もしくは減算を行なう。すなわち、Ｚ＋Q′また
はＺ−Q′を行なう。上記の乗算および加減算を
実行するためには、切上げ時に上記４式で示すよ
うに、１回の加算およびその後の加減算で１回の
加減算を行なう必要があるが、この発明の回路で
はこれらの演算を第１図に示すような実施例回路
で実行するようにしている。 すなわち、第１図はこの発明に係るデイジタル
信号処理回路の一実施例の構成を示す回路図であ
る。図において１１はそれぞれ４ビツトのデータ
入力端子A4ないしA1およびB4ないしB1を有し、
これら入力端子に供給される２の補数表現された
一対のデータの乗算を行なう乗算回路であり、一
対のデータとして上記データＸ＝（X4，X3，X2，
X1）およびＹ＝（Y4，Y3，Y2，Y1）が供給され
る。上記乗算回路１１の乗算結果Ｑ＝（Q4，Q3，
Q2，Q1）のうち上位２ビツトのデータQ4および
Q3が加減算回路１２に供給される。この加減算
回路１２はそれぞれ４ビツトのデータ入力端子
E4ないしE1およびF4ないしF1を有し、加／減算
制御信号に応じてこれら入力端子に供給される２
の補数表現された一対のデータの間で加算もしく
は減算を乗算を行なうものであり、一方のデータ
入力端子E4ないしE1にはデータとして上記デー
タＺ＝（Z4，Z3，Z2，Z1）が供給され、他方のデ
ータ入力端子F4ないしF1のうち上位の２ビツト
F4，F3には上記データQ4およびQ3がそれぞれ供
給され、下位の２ビツトF2，F1には上記データ
Ｑを最上位ビツトのデータQ4がインバータ１３
を介して供給される。すなわち、データ入力端子
F2，F1にはデータQ4の反転データが並列に供給
される。また、上記加減算回路１２には最下位ビ
ツトのデータ入力端子としてキヤリーデータ入力
端子Ｃが設けられており、この加減算回路１２で
減算が行われる際にこの入力端子Ｃには上記イン
バータ１３の出力データがインバータ１４および
スイツチ１５を介して供給されるようになつてお
り、また、この加減算回路１２で加算が行われる
際にこの入力端子Ｃには上記インバータ１３の出
力データがスイツチ１６を介して供給されるよう
になつている。 上記加減算回路１２は以下のような演算動作を
行なう。まず、加算回路として動作するときに
は、（E4，E3，E2，E1）＋（F4，F3，F2，F1）＋
（０，０，０，Ｃ）＝（S4，S3，S2，S1）なる演算
を行なう。減算回路として動作するときには、
（E4，E3，E2，E1）＋（4，3，2，1）＋（０，
０，０，Ｃ）＝（S4，S3，S2，S1）なる演算を行な
う。 次にこのような構成の回路で、先に原理の説明
のところで述べたような演算が実行されることを
以下に説明する。まず、上記４および５式をそれ
ぞれ次のように変形する。 Q′＝（０，Q3，１，１）＋１ ＝（Q4，Q3，4，4）＋4：Ｑ≧０（Q4＝
０） …６ Q′＝（１，Q3，０，０）＋０ ＝（Q4，Q3，4，4）＋4：Ｑ＜０（Q4＝
１） …７ 従つて、Qa＝（Q4，Q3，4，4）とすると、 Q′＝Qa＋4 …８ となる。この８式により加減算回路１２で行われ
る前記Ｚ＋Q′またはＺ−Q′の演算はそれぞれ次
の式で表わされるような演算となる。 Ｚ＋Q′＝Ｚ＋Qa＋4（加算のとき） …９ Ｚ−Q′＝Ｚ−（Qa＋4） ＝Ｚ＋−4＋１ ＝Ｚ＋＋Q4（減算のとき） …10 上記９式および10式の演算はとりもなおさず第
１図回路における加減算回路１２における演算動
作である。 上記実施例回路における元のデータＺの変化に
対する切上げ後のデータZ′との関係は第２図に示
すようになる。すなわち、Ｚが正もしくは零なら
ば下位Ｎビツトをすべて“０”レベルにして、さ
らに下位からＮ＋１ビツト目に１を加算する。Ｚ
が負ならば下位Ｎビツトをすべて“０”レベルに
する。 第２図で示される切り上げ関係を持つ回路に、
直流バイアス成分が０の信号が入力されたとき、
切り上げ後の信号の直流バイアス成分がどうなる
かをまとめて示したものが下記の第２表である。
第２表において、各レベル値と、その値になる確
率の積和により、切り上げ後の平均レベル、すな
わち直流バイアス成分は０になる。従来の方式で
はこれがマイナス側の直流バイアス成分−Δ／
2N+1であつたものが０となり、明らかに改善され
ている。
【表】
Claims (1)
- 【特許請求の範囲】 １ ２の補数表現された第１および第２の２進デ
ータを乗算し、一定ビツト数の下位ビツトを切捨
てて乗算結果を得る乗算回路と、上記乗算結果を
上位ビツトデータとしかつ上記乗算結果の最上位
ビツトデータの反転データをそれよりも下位ビツ
トの各データとする第３の２進データが一方の入
力データとして、２の補数表現された第４の２進
データが他方の入力データとしてそれぞれ供給さ
れ、制御信号に基づいて上記第３および第４の２
進データの加減算を行なう加減算回路と、上記加
減算回路で加算が行われる際には最下位ビツトデ
ータとして上記乗算結果の最上位ビツトデータの
反転データを供給し、減算が行われる際には最下
位ビツトデータとして上記乗算結果の最上位ビツ
トデータを供給する手段とを具備したことを特徴
とするデイジタル信号処理回路。 ２ 前記加減算回路の最下位ビツトデータがキヤ
リー入力データにされている特許請求の範囲第１
項に記載のデイジタル信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60066932A JPS61226835A (ja) | 1985-03-30 | 1985-03-30 | デイジタル信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60066932A JPS61226835A (ja) | 1985-03-30 | 1985-03-30 | デイジタル信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61226835A JPS61226835A (ja) | 1986-10-08 |
| JPH0353651B2 true JPH0353651B2 (ja) | 1991-08-15 |
Family
ID=13330259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60066932A Granted JPS61226835A (ja) | 1985-03-30 | 1985-03-30 | デイジタル信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61226835A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01108806A (ja) * | 1987-10-21 | 1989-04-26 | Nec Corp | ディジタルフィルタ |
-
1985
- 1985-03-30 JP JP60066932A patent/JPS61226835A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61226835A (ja) | 1986-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06348455A (ja) | 乗算における丸め込み方法及び乗算回路 | |
| Freeny | Special-purpose hardware for digital filtering | |
| JP4274633B2 (ja) | 累乗演算装置 | |
| US4740906A (en) | Digital lattice filter with multiplexed fast adder/full adder for performing sequential multiplication and addition operations | |
| JPH0353651B2 (ja) | ||
| US4737925A (en) | Method and apparatus for minimizing a memory table for use with nonlinear monotonic arithmetic functions | |
| JPH0519170B2 (ja) | ||
| JPH0444288B2 (ja) | ||
| JPS58137045A (ja) | 並列乗算器 | |
| JP3538512B2 (ja) | データ変換装置 | |
| JPH02203393A (ja) | 歪発生装置 | |
| JPH0334615A (ja) | ディジタルフィルタ | |
| JPH022187B2 (ja) | ||
| JPH029366B2 (ja) | ||
| JP2551037B2 (ja) | 逆数演算回路 | |
| JP3059617B2 (ja) | エンベロープ信号発生装置およびこれを用いた電子楽器 | |
| JP3078696B2 (ja) | 逆数演算装置 | |
| JP2890412B2 (ja) | 符号変換回路 | |
| JP2968847B2 (ja) | 雑音発生装置 | |
| JPH06202752A (ja) | 指数関数データの補間装置 | |
| JPH0451857B2 (ja) | ||
| JPS60230266A (ja) | 演算装置 | |
| JPH0773015A (ja) | 固定小数点データ加算装置 | |
| Stouraitis | An efficient VLSI implementation of logarithmic signal processors | |
| JPH01232424A (ja) | 演算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |