JPH0353769A - ビデオ信号輪郭補正回路 - Google Patents

ビデオ信号輪郭補正回路

Info

Publication number
JPH0353769A
JPH0353769A JP1189661A JP18966189A JPH0353769A JP H0353769 A JPH0353769 A JP H0353769A JP 1189661 A JP1189661 A JP 1189661A JP 18966189 A JP18966189 A JP 18966189A JP H0353769 A JPH0353769 A JP H0353769A
Authority
JP
Japan
Prior art keywords
signal
circuit
delay
video signal
contour correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1189661A
Other languages
English (en)
Inventor
Yasuo Mihashi
三橋 康夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1189661A priority Critical patent/JPH0353769A/ja
Publication of JPH0353769A publication Critical patent/JPH0353769A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明はカラーテレビジョン受信機やビデオテーブレ
コーダなどにおける映像信号の鮮鋭度や精細度などを改
善するためのビデオ信号輪郭補正回路に関するものであ
る。
[従来の技術] 第5図は、電子通信学会論文誌(83年7月号Vol 
′J 66 − B No7 )(7)M文rテレビジ
ョン画像Cおける鮮鋭さの一計算法Jに示された従来の
エッジ強調によるステップ波形の立ち上りの改善のよう
すを示した図である。
テレビ画像の輪郭部分を強調すると、その画像の鮮鋭さ
が改善されることはよく知られており、物体の形を決め
る輝度信号に適用されることが多い。
従来の輪郭部分を強調する補正手段は、第5図に示すよ
うに、原信号波形の2次微分信号を求め、この信号にあ
る係数を掛けたのち、原信号波形に加える構成としたも
のである。
第5図で説明すると、伝送路で帯域制限を受けた原信号
であるステップ波形I2 (=Q(x))の2次微分波
形Ql(X)を求め、これにある計数−aを掛けた波形
1dを原信号波形I2に加えて輪郭補正信号波形12 
+Idを得るものである. この輪郭補正手段による立ち上り時間の改善量を振幅変
化に対する時間で表わすと、原信号波形I2については
Vl /Xiであるのに対し、輪郭補正信号波形12 
+IdはV2 /X2となり、立ち上り時間がかなり改
善されることがわかる.このテレビ画像の輪郭部分に相
当する信号の立ち上りが改善されること、すなわち、輪
郭部分が強調されることによって画像の鮮鋭さが改善さ
れる. [発明が解決しようとする課題] 従来のビデオ信号輪郭補正回路は、原信号波形の2次微
分信号を求め、この信号にある係数を掛けたのち、原信
号波形に加えるものであるので、第5図中に斜線を施し
た部分のように、原信号波形のレベルを越えるので原信
号波形が伝送系のダイナミックレンジの最大振幅である
ときには波形のサチュレーションを引き起すという問題
があった。
また、原信号の周波数が低い場合、ピーク部分が大きく
、しかもリンギング現象をおこしやすく、かつ原信号の
周波数が高い場合、ピーク部分が小さくなって、ほとん
ど所定どおりの輪郭補正をおこなうことができない問題
があった.この発明は上記のような問題点を解消するた
めになされたもので、原信号波形のサチュレーションお
よびリンギング現象を起こすことなく、ビデオ信号の輪
郭部を強調し補正して画像の鮮鋭度を改善することがで
きるビデオ信号輪郭補正回路を提供することを目的とす
る. [課題を解決するための千段] この発明に係るビデオ信号輪郭補正回路は、入力ビデオ
信号を所定時間遅延させる第1の遅延回路と、この第1
の遅延回路よりも長い時間遅延させる第2の遅延回路と
を備え、この第2の遅延回路の出力信号と入力ビデオ信
号とを加算し、その加算された信号を第1の遅延回路の
出力信号から減算し、この減算された信号を上記第1の
遅延回路の出力信号に加算してビデオ信号のトランジエ
ント部分のピーク信号を構成し、このピーク信号の時間
軸幅を上記第1および第2の遅延回路の遅延時間を可変
することにより、ビデオ信号の輪郭部のピーク部分を制
御するように構成したことを特徴とする。
[作用] この発明によれば、遅延時間の異なる2つの遅延回路と
2つの加算回路と1つの減算回路とによって、入力ビデ
オ信号の立ち上リトランジエント部分および立ち下りト
ランジエント部分に、その輪郭部を強調するための細か
くて深いピークをもつ輪郭補正信号を付加し、かつその
ピーク部分の幅を2つの遅延回路の遅延時間の可変によ
り任意に変更することにより、鮮鋭度の高い画像が得ら
れる. [発明の実施例] 以下、この発明の一実施例を図面にもとづいて説明する
。
第1図はこの発明の一実施例によるデオ信号輪郭補正回
路の構成を示すブロック図であり、同図において、(l
e) , (17)は直列に接続された第1および第2
の遅延回路で、それらの具体的な構成は後述する. ([1)は第1の加算回路で、入力ビデオ信号(l).
と上記2つの遅延回路 (16) . (17)を経た
出力信号(n)とを加算する。(19)は1/2アッテ
ネータ、(20)は減算回路で、上記1/2アッテネー
タ(19)の出力信号(p)を第1の遅延回路(16)
の出力信号(a)から減算する.(27)はスライサ回
路で、このスライサ回路(27)は上記減算回路(20
)の出力信号(q)を所定のスライスレベル(51) 
, (S2)でスライスする。(28)はレベル調節器
で、このレベル調節器(28)は上記スライスされk信
号のレベルを適当なレベルに制御する. (22)は第2の加算回路で、この第2の加算回路(2
2)は上記レベル調節器(28)の出力信号と上記第1
の遅延回路 (16)の出力信号(ffi)とを加算す
る。(29)は遅延時間制御電圧発生器で、上記第1お
よび第2の遅延回路 (16) . (17)の遅延時
間を変化させるための制御電圧を発生させる。
以上の第1および第2の遅延回路 (16) , (1
7)、第1および第2の加算回路 (18) , (2
2)、1/2アッテネータ(19)、減算回路(20)
、スライサ回路(27)、レベル調節器(28)、遅延
時間制御電圧発生器(29)によって信号加工処理回路
(26)を構成している. つぎに、上記構成の動作(ついて、第2図の信号波形図
を参照して説明する. 第2図(℃)で示すようなビデオ信号が第1および第2
の遅延回路 (16) . (17)に入力されて、第
2図(m) . (+1)で示すように、τsecづつ
遅れた信号となる.このように2τsec遅れた信号(
n)と入力ビデオ信号 (1)とを加算回路(18)に
おいて加算することにより、第2図(0)で示すように
、立ち上り部および立ち下り部に段のある信号が得られ
る. ついで、加算回路(18)から出力される第2図(0)
の信号を1/2アツテネータ(19)に加えることによ
り、振幅が半分になるように減衰された第2図(p)に
示すような信号を得る.つづいて、上記第1の遅延回路
 (l6)から出力される第2図(ffl)で示す信号
から、上記1/2アツテネータ(l9)より出力される
第2図(p)で示す信号を減算回路(20)において減
算させることにより、第2図(q)で示す信号を得る.
この信号(q)はビデオ信号の立ち上り時および立ち下
り時に細かいトランジエントパルスを発生したことにな
り、この信号(q)を輪郭補正信号とする. この輪郭補正信号(q)における細かいトランジエント
パルス幅部分にランダムノイズが重畳していると、輪郭
部分にエッジノイズが重畳し、画質をいちじるしく損な
うことになるけれども、ここでは第2図(q)に示す信
号をスライサ回路(27)、に入力して、所定のスライ
スレベル(sr) . (S2)でスライスすることに
より、トランジエントパルス部分の先端部のノイズを除
去する. つぎに、このスライスした信号をレベル調節器(28)
で所定のレベルになるように調整し、この調整された信
号を加算回路(22>において、上記第1の遅延回路 
(16)から出力される信号(fil)に加算すること
により、第2図(S)で示すような波形のビデオ信号を
得る。
ここで、上記第1および第2の遅延回路 (16).(
l7)の遅延時間τを遅延時間制御電圧発生器(29)
によって変化させることにより、第2図(S)に示すよ
うなビデオ信号のピーク部の幅が変化する.上記のよう
にしてつくられるビデオ信号の周波数特性および歪の発
生状況を検討してみると、つぎのことかいえる。
入力ビデオ信号 (jNの位相 (vj2)をVl=s
inωtとすると、加算回路(18)の出力信号(0)
の位相 (Vo)は、 Vo − Vjl  + VJ! (t−2τ)sin
 ωt + sin ω(t−2r )2sinω(t
  −r )COS  (L)tとなる. したがって、1/2アツテネータ(19)の出力信号(
p)の位相 (Vp)  減算回路(20)の出力信号
(q)の位相(Vq) ,加算回路(22)の出力信号
(S)の位相 (Vs)はそれぞれ Vp =  1722 Vo lIsin 6J (t
 −T)   cosωtVq−Vm−Vp − slnω(t −τ)− sinω(t −r) 
cos act− sinω(t一τ) (1 − c
osωt)Vs − Vm * Vq K − sin
ω(t 一τ)+ K(1−cosωt) sina+
 (t −r)(1.+κ−Kcosωr)   si
na+(t−τ)となる.ここで、Kはレベル調整値で
ある.すなわち、出力ビデオ信号(S)の位相 (Vs
)は入力ビデオ信号 (フ)の位相 (vft)に対し
てτsec遅れて出力され、かつ両信号(S).(n)
の位相差 (θ)は、 θ=ω(t−τ)一ωt一−ωt となり、位相ωに対して、つまり周波数に対して一次直
線となる. また、上記第1および第2の遅延回路 (16),(1
7)の群遅延特性は位相をωについて微分すればよく、
つまりdθ/dω  (一ωt)  一 でとなり、遅
延時間τだけの函数になり、周波数に対しては変化しな
い、すなわち、周波数帯域に関係なく、群遅延特性のフ
ラットな信号処理が可能で、ビデオ信号に歪を発生する
ことがない.第3図(a)は上記第1および第2の遅延
回路(1B) . (17)の遅延時間を可変とする具
体的な構成例を示す回路図、第3図(b)はその等価回
路図であり、このような等価回路図は、たとえば「アク
ティブ・フィルタの設計」秋葉出版 柳沢健監訳588
頁第18章に示されている2次オールパス回路のうちの
Delyiannis回路の変形である。
同図において、(CI) , (C2)は可変容量ダイ
オード、(Rl) . (R2) . (R3) . 
(R4)は電圧分割抵抗、(OP)はオペアンプであり
、遅延時間制御電圧発生器(29)の発生電圧を変化さ
せることにより、遅延時間(遅延量) D (0)が変
化する。
すなわち、第3図(b)における遅延時間D(0)は、 D (o) 2 Q ここで、 qは尖鋭度で、1/2  ・ 571匠となる.実際に
高画質な輪郭補正信号を得るには、120 nsec〜
150 nsecの範囲で可変することが望ましい. 上記第3図で示したような2つの遅延回路(16) .
 (17)を直列に接続し、これら遅延回路(18) 
, (17)に上記制御電圧発生器(29)より制御電
圧を印加することによって、遅延時間 (τ)が小さい
とき、第4図(Sl)に示すような輪郭正信号を、また
遅延時間 (τ)が大きいとき、第4図(S2)に示す
ような輪郭補正信号を作成することができる. なお、上記実施例では、第1および第2の遅延回路 (
1B) , (17)の具体例として、2次オールバス
回路(Delyiannis回路》の変形を示したが、
CCDなどをつかった遅延回路から構戒することもでき
る。この場合は、クロツク信号の周波数を変えることに
よって容易に遅延量を変化することができる. また、第1図において、スライサ回路(27)のスライ
スレベルを可変できるように構成して、ピーク部分の振
幅を制御することもできる。
さらに、上記実施例では、VTRの再生ビデオ信号の輪
郭補正回路に適用したもので示したが、ディスクプレー
ヤやカラーテレビジョン受信機などのビデオ信号処理に
適用しても、上記実施例と同様の効果を奥する。
[発明の効果] 以上のように、この発明によれば、遅延時間を変更可能
な2つの遅延回路と2つの加算回路および1つの減算回
路によって、入力ビデオ信号のトランジエント部分に細
くて深いピークをもつ輪郭補正信号を作成し、かつその
ピーク部分の時間軸幅を任意に変更できるように構成し
たので、原信号の周波数の高低にかかわらず、輪郭部の
強調された鮮鋭度の高い画像を得ることができる。加え
て、サチュレーション現象をひき起こすことがなく、ま
たオーバーシュートやブリシュート、リンキング現象の
発生もなく、全体として良好な高画質な画像を得ること
ができる。
【図面の簡単な説明】
第1図はこの発明の一実施例によるビデオ信号輪郭補正
回路の構戒を示すブロック図、第2図はその動作信号の
波形図、第3図(a)は遅延量を変更可能な遅延回路の
具体的な回路図、第3図(b)はその等価回路図、第4
図はビデオ信号の輪郭補正信号の波形図、第5図は従来
の2次微分方式の輪郭補正手段による微分波形の詳細図
である。 (1B) , (17)・・・遅延回路、 (ta) 
, (22)・・・加算回路、(19)・・・1/2ア
ツテネータ, (20)・・・減算回路、(27)・・
・スライサ回路、(29)・・・遅延時間制御電圧発生
回路. なお、図中の同一符号は同一または相当部分を示す。 第 2 図 第 3 図 (Q) (b) 第 4 図 第 5 図

Claims (1)

    【特許請求の範囲】
  1. (1)入力ビデオ信号を所定時間遅延させその遅延時間
    を変更可能な第1の遅延回路と、上記入力ビデオ信号を
    上記第1の遅延回路の遅延時間よりも長い時間遅延させ
    その遅延時間を変更可能な第2の遅延回路と、この第2
    の遅延回路の出力信号と上記入力ビデオ信号とを加算す
    る第1の加算回路と、上記第1の遅延回路の出力信号か
    ら第1の加算回路の出力信号を減算する減算回路と、こ
    の減算回路の出力信号と第1の遅延回路の出力信号とを
    加算する第2の加算回路とを具備し、上記第1および第
    2の遅延回路の遅延時間を可変することによりビデオ信
    号の輪郭部の補正をおこなうように構成したことを特徴
    とするビデオ信号輪郭補正回路。
JP1189661A 1989-07-21 1989-07-21 ビデオ信号輪郭補正回路 Pending JPH0353769A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1189661A JPH0353769A (ja) 1989-07-21 1989-07-21 ビデオ信号輪郭補正回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1189661A JPH0353769A (ja) 1989-07-21 1989-07-21 ビデオ信号輪郭補正回路

Publications (1)

Publication Number Publication Date
JPH0353769A true JPH0353769A (ja) 1991-03-07

Family

ID=16245058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1189661A Pending JPH0353769A (ja) 1989-07-21 1989-07-21 ビデオ信号輪郭補正回路

Country Status (1)

Country Link
JP (1) JPH0353769A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5383421A (en) * 1976-12-28 1978-07-22 Matsushita Electric Ind Co Ltd Delay time controller
JPS61134198A (ja) * 1984-12-05 1986-06-21 Matsushita Electric Ind Co Ltd 映像信号処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5383421A (en) * 1976-12-28 1978-07-22 Matsushita Electric Ind Co Ltd Delay time controller
JPS61134198A (ja) * 1984-12-05 1986-06-21 Matsushita Electric Ind Co Ltd 映像信号処理装置

Similar Documents

Publication Publication Date Title
US4947252A (en) Ghost canceling apparatus
US4393407A (en) Contour correcting apparatus for video signals
US20030016880A1 (en) Image signal processing apparatus
JPS6235313B2 (ja)
JP3226799B2 (ja) ノイズリデューサー回路
JP2979712B2 (ja) フィルタ装置
JP2542082B2 (ja) ビデオ信号輪郭補正装置
JPH06205244A (ja) 波形補正装置
JPH06253179A (ja) 輪郭補正回路
JPH0211069A (ja) ゴースト除去装置
JP2755112B2 (ja) 輪郭補正回路
JP2546447B2 (ja) 画質改善装置
JPH0514468B2 (ja)
JP3430087B2 (ja) ゴースト除去装置
JP2938258B2 (ja) 画質補正回路
JP2546457B2 (ja) 画質改善装置
JP2522948Y2 (ja) 色信号強調回路
JPH0774986A (ja) 波形補正装置
JPH04273775A (ja) 画質改善装置
JPH04288782A (ja) 画質改善装置
JPH03268582A (ja) 画質調整装置
JPH0330580A (ja) リンギング補償エツジエンハンサ
JPS63242089A (ja) 垂直輪郭補正回路
JPH04313965A (ja) 画質改善装置
JPH02219372A (ja) 輪郭強調回路