JPH0353804B2 - - Google Patents

Info

Publication number
JPH0353804B2
JPH0353804B2 JP60119052A JP11905285A JPH0353804B2 JP H0353804 B2 JPH0353804 B2 JP H0353804B2 JP 60119052 A JP60119052 A JP 60119052A JP 11905285 A JP11905285 A JP 11905285A JP H0353804 B2 JPH0353804 B2 JP H0353804B2
Authority
JP
Japan
Prior art keywords
output
electrode
input
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP60119052A
Other languages
Japanese (ja)
Other versions
JPS61276413A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP60119052A priority Critical patent/JPS61276413A/en
Publication of JPS61276413A publication Critical patent/JPS61276413A/en
Publication of JPH0353804B2 publication Critical patent/JPH0353804B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は入力電圧が基準とする電圧に較べ高
電圧であるか低電圧であるかによつて異なる信号
を出力する電圧検出回路に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] This invention relates to a voltage detection circuit that outputs different signals depending on whether the input voltage is higher or lower than a reference voltage. be.

〔従来の技術〕[Conventional technology]

この種の電圧検出回路は、従来第5図に示す様
に基準電圧発生回路1とヒステリシス付比較回路
2とによつて構成されているものであり、これら
の回路は具体的に第6図に示す様な回路となつて
いるものである。すなわち、基準電圧発生回路1
は電源3の高電位点から接地電位点にかけて直列
接続された定電流源4及び抵抗5並びにコレクタ
とベース短絡のNPNトランジスタ6からなる直
列体7と、上記定電流源3から接地電位点にかけ
て直列接続された抵抗8及びNPNトランジスタ
9並びに抵抗10からなる直列体11と、ベース
を上記NPNトランジスタ9のコレクタに接続さ
れ、コレクタとエミツタを定電流源3と接地電位
点との間に接続されたコレクタが基準電圧発生回
路1の出力端となるNPNトランジスタ12とか
らなるものであり、また、ヒステリシス付比較回
路2は上記基準電圧発生回路1から出力される基
準電圧を一方の入力とし、入力端13から入力さ
れる入力電圧(VIN)を他方の入力としてこれら
の2入力を比較し、比較結果を出力端14から出
力する差動増幅器15と、この差動増幅器15に
電源3からの電流を供給する定電流源15と、上
記差動増幅器15の出力端14からの信号を受け
この信号に応じて“H”レベルまたは“L”レベ
ルの信号を出力する出力回路17とからなり、こ
の出力回路は、電源3の高電位点から接地電位点
にかけて直列接続された電流源18及びNPNの
第3トランジスタ19とからなる直列体20と、
エミツタがNPNトランジスタ19のコレクタに
接続され、コレクタがベースと短絡されるととも
にNPNトランジスタ6,9のベースに接続され
るマルチコレクタPNPトランジスタからなる負
荷トランジスタ21と、ベースがこの負荷トラン
ジスタ21のコレクタに接続され、コレクタ及び
エミツタが各々出力端22と接地電位点に接続さ
れたNPNの第4トランジスタ23とからなるも
のである。
This type of voltage detection circuit conventionally consists of a reference voltage generation circuit 1 and a comparison circuit 2 with hysteresis as shown in FIG. 5, and these circuits are specifically shown in FIG. The circuit is as shown. That is, the reference voltage generation circuit 1
is a series body 7 consisting of a constant current source 4 and a resistor 5 connected in series from the high potential point of the power source 3 to the ground potential point, and an NPN transistor 6 with the collector and base shorted, and a series body 7 from the constant current source 3 to the ground potential point. A series body 11 consisting of a connected resistor 8, an NPN transistor 9, and a resistor 10, the base of which is connected to the collector of the NPN transistor 9, and the collector and emitter of which are connected between the constant current source 3 and the ground potential point. The collector is composed of an NPN transistor 12 whose collector is the output terminal of the reference voltage generation circuit 1, and the comparator circuit 2 with hysteresis has one input of the reference voltage output from the reference voltage generation circuit 1, and the input terminal A differential amplifier 15 compares these two inputs with the input voltage (V IN ) input from 13 as the other input, and outputs the comparison result from the output terminal 14 . and an output circuit 17 which receives a signal from the output terminal 14 of the differential amplifier 15 and outputs an "H" level or "L" level signal according to this signal. The output circuit includes a series body 20 consisting of a current source 18 and a third NPN transistor 19 connected in series from a high potential point of the power supply 3 to a ground potential point;
A load transistor 21 consisting of a multi-collector PNP transistor whose emitter is connected to the collector of the NPN transistor 19 and whose collector is short-circuited to the base and connected to the bases of the NPN transistors 6 and 9; The fourth NPN transistor 23 has its collector and emitter connected to the output terminal 22 and the ground potential point, respectively.

以上の様に構成された電圧検出回路に於ては基
準電圧発生回路1からの基準電圧が入力電圧より
高い場合には差動増幅器15のトランジスタ24
がOFF、トランジスタ25,26,27がONす
るから出力回路17に於るトランジスタ19が
OFFしてトランジスタ23がONし、出力端22
には“L”レベルの電圧が出力されるものであ
り、また、基準電圧発生回路1からの基準電圧が
入力電圧より低い場合には差動増幅器15のトラ
ンジスタ24がON、トランジスタ25,26,
27がOFFするから、出力回路17に於るトラ
ンジスタ19がONしてトランジスタ23がOFF
し、出力端22には“H”レベルの電圧が出力さ
れるものである。
In the voltage detection circuit configured as described above, when the reference voltage from the reference voltage generation circuit 1 is higher than the input voltage, the transistor 24 of the differential amplifier 15
is OFF and transistors 25, 26, and 27 are ON, so transistor 19 in output circuit 17 is
OFF, transistor 23 turns ON, and output terminal 22
When the reference voltage from the reference voltage generation circuit 1 is lower than the input voltage, the transistor 24 of the differential amplifier 15 is turned on, and the transistors 25, 26,
27 turns off, transistor 19 in the output circuit 17 turns on and transistor 23 turns off.
However, an "H" level voltage is output to the output terminal 22.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記の様な従来の電圧検出回路では、基準電圧
発生回路1と比較回路2とが別々に独立して構成
されているから、電圧検出回路を構成する素子の
数は自ずと多くなるという問題点があつた。
In the conventional voltage detection circuit as described above, since the reference voltage generation circuit 1 and the comparison circuit 2 are configured separately and independently, there is a problem that the number of elements configuring the voltage detection circuit naturally increases. It was hot.

この発明は、かかる問題点を解決するためにな
されたもので、構成素子数が少なく、しかも正確
な電圧検出を行う電圧検出回路を得ることを目的
とする。
The present invention has been made to solve these problems, and an object of the present invention is to provide a voltage detection circuit that has a small number of constituent elements and that performs accurate voltage detection.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る電圧検出回路は、外部からの入
力電圧を制御電極に入力する第1及び第2トラン
ジスタと、一端が上記第1トランジスタの出力電
極に直接また第2トランジスタの出力電極には負
荷を介して接続され、他端が接地された第2負荷
と、上記第1及び第2トランジスタの入力電極に
各々の電流決定側出力側が接続される第1及び第
2カレントミラー回路と、これら第1及び第2カ
レントミラー回路の各々の他方の出力端に入力端
が接続される第3カレントミラー回路と、この第
3カレントミラー回路の入力端と上記第1カレン
トミラー回路の上記他方の出力端との間に入力端
が接続された出力回路とを備えたものである。
The voltage detection circuit according to the present invention includes first and second transistors that input an external input voltage to a control electrode, one end of which is connected directly to the output electrode of the first transistor, and a load that is connected to the output electrode of the second transistor. first and second current mirror circuits whose current determining side output sides are connected to the input electrodes of the first and second transistors; and a third current mirror circuit whose input end is connected to the other output end of each of the second current mirror circuits, and the input end of the third current mirror circuit and the other output end of the first current mirror circuit. and an output circuit with an input terminal connected between the two.

〔作用〕[Effect]

この発明においては、第1及び第2トランジス
タの各々の入力電流の大きさの比較によつて出力
回路から出力する信号のレベルを決定するように
しているから基準電圧発生回路と比較回路とを独
立して設けることなくして電圧検出回路を構成で
きる。
In this invention, since the level of the signal output from the output circuit is determined by comparing the magnitude of the input current of each of the first and second transistors, the reference voltage generation circuit and the comparison circuit are independent. A voltage detection circuit can be configured without providing a voltage detection circuit.

〔実施例〕〔Example〕

第1図はこの発明の一実施例を示す回路図であ
り、図に於て28はベースが入力端13に接続さ
れた第1NPNトランジスタ、29はこのNPNト
ランジスタ28のエミツタの大きさに比べn倍の
エミツタの大きさをもつ第2NPNトランジスタ、
30,31はこのNPNトランジスタ28,29
の各々のコレクタにベースとコレクタが接続さ
れ、エミツタが電源3の高電位点に接続された
PNPトランジスタからなる2個の第1及び第2
カレントミラー回路、32は上記NPNトランジ
スタ29のエミツタに一端が接続された抵抗から
なる第1負荷、33はこの抵抗32の他方及び
NPNトランジスタ28のエミツタに一端が接続
された第1抵抗負荷34と、この第1抵抗負荷3
4の他端と接地電位点との間に接続された第2抵
抗負荷35とからなる第2負荷、36はコレクタ
が上記NPNトランジスタからなるカレントミラ
ー回路30のコレクタに、エミツタが接地電位点
に接続されたNPNトランジスタ37と、コレク
タが上記NPNトランジスタからなるカレントミ
ラー回路31のコレクタに、ベースが自身のコレ
クタに短絡されるとともに上記NPNトランジス
タ37のベースに接続され、エミツタが接地電位
点に接続されたNPNトランジスタ38とからな
るカレントミラー回路であり、39は上記第1及
び第2トランジスタ28,29と、第1及び第2
並びに第3カレントミラー回路30,31,36
と、第1及び第2負荷32,33とからなる入力
回路である。
FIG. 1 is a circuit diagram showing one embodiment of the present invention. In the figure, 28 is a first NPN transistor whose base is connected to the input terminal 13, and 29 is n compared to the emitter size of this NPN transistor 28. a second NPN transistor with double the emitter size;
30, 31 are these NPN transistors 28, 29
The base and collector were connected to each collector, and the emitter was connected to the high potential point of power supply 3.
Two first and second transistors consisting of PNP transistors.
A current mirror circuit; 32 is a first load consisting of a resistor whose one end is connected to the emitter of the NPN transistor 29; 33 is the other resistor 32;
A first resistive load 34 whose one end is connected to the emitter of the NPN transistor 28;
A second load 36 has a collector connected to the collector of the current mirror circuit 30 made of the NPN transistor, and an emitter connected to the ground potential point. The connected NPN transistor 37 has a collector connected to the collector of the current mirror circuit 31 consisting of the above NPN transistor, a base short-circuited to its own collector, and connected to the base of the above NPN transistor 37, and an emitter connected to the ground potential point. 39 is a current mirror circuit consisting of the above-mentioned first and second transistors 28, 29, and the first and second
and third current mirror circuits 30, 31, 36
and a first and second load 32, 33.

以上の電位検出回路に於ては出力端22に於る
電圧が“L”レベルから“H”レベルに移行する
ときの入力電圧、すなわち閾値電圧(VTH)は以
下の様に決定される。
In the potential detection circuit described above, the input voltage when the voltage at the output terminal 22 shifts from the "L" level to the "H" level, that is, the threshold voltage (V TH ), is determined as follows.

出力段のNPNトランジスタ23がONから
OFFに移行する状態において、NPNトランジス
タ19はOFFからONに移行する状態にある。従
つて閾値電圧(VTH)入力状態において、NPN
トランジスタからなるカレントミラー回路30の
コレクタ電流(IC30)とNPNトランジスタ37の
コレクタ電流(IC37)とは等しいからNPNトラン
ジスタからなるカレントミラー回路31のコレク
タ電流(IC31)が等しくなり、よつてコレクタ電
流(IC30)とコレクタ電流(IC31)とは等しいこ
とになる。
Since the NPN transistor 23 in the output stage is ON
In the state of transition to OFF, the NPN transistor 19 is in a state of transition from OFF to ON. Therefore, in the threshold voltage (V TH ) input state, NPN
Since the collector current (I C30 ) of the current mirror circuit 30 consisting of a transistor is equal to the collector current (I C37 ) of the NPN transistor 37, the collector current (I C31 ) of the current mirror circuit 31 consisting of an NPN transistor becomes equal. The collector current (I C30 ) and the collector current (I C31 ) are equal.

ところで、図において、NPNトランジスタ2
8,29のベース・エミツタ間電圧をVBE28、
VBE29とし、抵抗32の抵抗値をR32とすると、 VBE28=VBE29+IC31・R32 ……(1) であるから、NPNトランジスタ29のエミツタ
サイズをNPNトランジスタ28のエミツタサイ
ズのn倍とし、ボルツマン定数をk、電子電荷を
q、絶対温度をTとすると、 kT/q・lnIC30/IS=kT/q ・lnIC31/nIS+IC31R32 ……(2) となるから、 IC31R32=kT/q(ln n+lnIC30/IC31) ……(3) の関係が成立する。
By the way, in the figure, NPN transistor 2
The base-emitter voltage of 8,29 is V BE28 ,
When V BE29 is assumed and the resistance value of the resistor 32 is R 32 , V BE28 = V BE29 + I C31・R 32 ...(1) Therefore, the emitter size of the NPN transistor 29 is set to n times the emitter size of the NPN transistor 28, Let k be the Boltzmann constant, q be the electron charge, and T be the absolute temperature, kT/q・lnI C30 /I S =kT/q ・lnI C31 /nI S +I C31 R 32 ……(2) Therefore, I C31 R 32 =kT/q(ln n+lnI C30 /I C31 )...The relationship shown in (3) holds true.

ここで入力電圧が閾値電圧の場合、IC30=IC31
であるから、 IC31R32=kT/qln n ……(4) の関係が成立し、負荷トランジスタ21がOFF
していると仮定すると、閾値電圧(VTH)と抵抗
32,34,35の抵抗値(R32)(R34)(R35)
及びNPNトランジスタ28のベース・エミツタ
間電圧(VBE28)との関係は、 VTH=VBE28+ 2(R34+R35)・kT/R32・qln n ……(5) となる。
Here, if the input voltage is the threshold voltage, I C30 = I C31
Therefore, the relationship I C31 R 32 =kT/qln n...(4) is established, and the load transistor 21 is turned off.
Assuming that _ _
The relationship between this and the base-emitter voltage (V BE28 ) of the NPN transistor 28 is as follows: V TH =V BE28 + 2(R 34 +R 35 )·kT/R 32 ·qln n (5).

ところで、電圧検出回路に於ては、閾値電圧
(VTH)が温度に依存しないことが一つの不可決
な要素となるが、上記式(5)の閾値電圧(VTH)
は、半導体基板上に第1図の回路を形成した場
合、1.25〔V〕となり、この電圧は温度係数に依
存しなくなることが一般的に知られているから、
電圧検出回路としての条件は充分満たすものであ
る。
By the way, in the voltage detection circuit, one essential factor is that the threshold voltage (V TH ) does not depend on temperature, but the threshold voltage (V TH ) in the above equation (5)
is 1.25 [V] when the circuit shown in Figure 1 is formed on a semiconductor substrate, and it is generally known that this voltage does not depend on the temperature coefficient.
This sufficiently satisfies the conditions for a voltage detection circuit.

次に、上記の様に構成された電圧検出回路の動
作について説明する。
Next, the operation of the voltage detection circuit configured as described above will be explained.

まず、入力端13からの入力電圧(VIN)が閾
値電圧(VTH)に等しい場合について説明する
と、このときNPNトランジスタ28,29の各
コレクタ電流(IC30)(IC31)は等しくなるから
PNPトランジスタ30のコレクタ電流(IC30)と
NPNトランジスタ37のコレクタ電流(IC37)と
がほぼ等しくなりNPNトランジスタ19は充分
なベース電流が得られないからOFFまたは不完
全なON状態となつて出力端22の電圧も不安定
な状態となる。
First, let us explain the case where the input voltage (V IN ) from the input terminal 13 is equal to the threshold voltage (V TH ). In this case, the collector currents (I C30 ) (I C31 ) of the NPN transistors 28 and 29 are equal.
Collector current (I C30 ) of PNP transistor 30 and
Since the collector current (I C37 ) of the NPN transistor 37 is almost equal to that of the NPN transistor 37, the NPN transistor 19 cannot obtain a sufficient base current, so it becomes OFF or incompletely ON, and the voltage at the output terminal 22 becomes unstable. .

次に入力電圧(VIN)が閾値電圧(VTH)より
小さい場合について説明する。抵抗34,35を
流れる電流Iは、入力電圧(VIN)に依存し、 I=VIN−VBE28/R34+R35=IC30+IC31 ……(6) となるので、VIN<VTHの条件では、Iも小さく
なる。入力電圧が小さい場合、上記式(3)の左辺が
小さくなり、(3)式の右辺の第1項が固定値である
ため、(3)式が成立するためには右辺第2項が負の
値にならねばならず、 IC30<IC31 ……(7) の関係が成立する。従つて、NPNトランジスタ
28のコレクタ電流(IC30)はNPNトランジスタ
29のコレクタ電流(IC31)より小さくなるか
ら、NPNトランジスタ30のコレクタ電流
(IC30)はNPNトランジスタ37のコレクタ電流
(IC37)よりも小さくなり、NPNトランジスタ1
9はベース電流が全く得られないから完全な
OFF状態となつて出力端22からは“L”レベ
ルの出力が得られる。
Next, a case where the input voltage (V IN ) is smaller than the threshold voltage (V TH ) will be explained. The current I flowing through the resistors 34 and 35 depends on the input voltage (V IN ), and I=V IN −V BE28 /R 34 +R 35 =I C30 +I C31 (6), so V IN <V Under the TH condition, I also becomes small. When the input voltage is small, the left-hand side of equation (3) above becomes small, and the first term on the right-hand side of equation (3) is a fixed value, so for equation (3) to hold, the second term on the right-hand side must be negative. The value must be , and the relationship I C30 < I C31 (7) holds true. Therefore, since the collector current (I C30 ) of the NPN transistor 28 is smaller than the collector current (I C31 ) of the NPN transistor 29, the collector current (I C30 ) of the NPN transistor 30 is smaller than the collector current (I C37 ) of the NPN transistor 37. becomes smaller than NPN transistor 1
9 is perfect because no base current can be obtained.
In the OFF state, an "L" level output is obtained from the output terminal 22.

入力電圧(VIN)が閾値電圧(VTH)より大き
い場合は、上述と逆の原理により、NPNトラン
ジスタ28のコレクタ電流(IC30)はNPNトラン
ジスタ29のコレクタ電流(IC31)より大きくな
るから、NPNトランジスタ30のコレクタ電流
(IC30)はNPNトランジスタ37のコレクタ電流
(IC37)よりも大きくなり、NPNトランジスタ1
9には充分なベース電流が供給されて完全なON
状態となり、出力端22からは“H”レベルの出
力が得られる。
When the input voltage (V IN ) is larger than the threshold voltage (V TH ), the collector current (I C30 ) of the NPN transistor 28 becomes larger than the collector current (I C31 ) of the NPN transistor 29 due to the opposite principle to the above. , the collector current (I C30 ) of NPN transistor 30 becomes larger than the collector current (I C37 ) of NPN transistor 37, and NPN transistor 1
Sufficient base current is supplied to 9 and it is completely turned on.
state, and an "H" level output is obtained from the output terminal 22.

第7図はNPNトランジスタ28とNPNトラン
ジスタ29の面積比を10倍とし具体的に計算を行
つた場合の電位関係を示す図である。第7図aは
入力電圧(VIN)が閾値電圧(VTH)である時の
電位関係、第7図bは入力電圧(VIN)が1.0Vの
時の電位関係を示す。この図からも、入力電圧
(VIN)が閾値電圧(VTH)より小さい場合には上
記式(7)の関係が成立していることが判る。
FIG. 7 is a diagram showing the potential relationship when a specific calculation is performed with the area ratio of the NPN transistor 28 and the NPN transistor 29 being 10 times. FIG. 7a shows the potential relationship when the input voltage (V IN ) is the threshold voltage (V TH ), and FIG. 7b shows the potential relationship when the input voltage (V IN ) is 1.0V. It can also be seen from this figure that when the input voltage (V IN ) is smaller than the threshold voltage (V TH ), the relationship of equation (7) above holds true.

次にヒステリシスについて説明する。第1図に
於てヒステリシス幅を決定するのはマルチコレク
タPNPトランジスタからなる負荷トランジスタ
21と第2抵抗負荷35であり、マルチコレクタ
PNPトランジスタ21に於る各々のコレクタの
分割比が1:1の場合、負荷トランジスタ21が
ON状態、すなわち出力端22から“L”が出力
されていると、第2図の等価回路に示す様に抵抗
35の低電位側の電圧がR35・I18/2(ここでR35
は抵抗35の抵抗値、I18は定電流源18の電流
値である。)となるから、出力端22の電圧が
“L”レベルから“H”レベルに移行するときの
入力電圧(VIN)は第4図に示す様に1.25〔V〕と
なり、一方負荷トランジスタ21がOFF状態す
なわち、出力端22から“H”が出力されている
と、第3図の等価回路に示す様に抵抗35の低電
位側の電圧が接地電位に等しくなるから、出力端
22の電圧が“H”レベルから“L”レベルに移
行するときの入力電圧(VIN)は第4図に示す様
に1.25〔V〕より小さくなるものである。
Next, hysteresis will be explained. In FIG. 1, the hysteresis width is determined by the load transistor 21 consisting of a multi-collector PNP transistor and the second resistive load 35.
When the collector division ratio of each PNP transistor 21 is 1:1, the load transistor 21
In the ON state, that is, when "L" is output from the output terminal 22, the voltage on the low potential side of the resistor 35 is R 35 · I 18 /2 (here R 35
is the resistance value of the resistor 35, and I18 is the current value of the constant current source 18. ), the input voltage (V IN ) when the voltage at the output terminal 22 shifts from the "L" level to the "H" level becomes 1.25 [V] as shown in FIG. In the OFF state, that is, when "H" is output from the output terminal 22, the voltage on the low potential side of the resistor 35 becomes equal to the ground potential as shown in the equivalent circuit of FIG. 3, so the voltage at the output terminal 22 becomes The input voltage (V IN ) when transitioning from the "H" level to the "L" level is smaller than 1.25 [V] as shown in FIG.

以上の様に構成された電圧検出回路は、定電流
源18が1素子で構成されているとすると全体の
構成素子数は13個となり、従来に比べ少ない素子
数で電圧検出回路が構成できるものであり、ま
た、ヒステリシス幅を決定するにしても抵抗35
の抵抗値(R35)及び定電流源18の電流値
(I18)を決定するだけで良いから、容易にしかも
正確にヒステリシス幅が決定されるものである。
そして、更には電源3の電圧1.5〔V〕程度の低い
電圧に於ても上記電位検出回路は動作可能である
ため、各種電圧検出回路、バツテリチエツク回
路、波形整形回路等への幅広い応用が可能であ
る。
In the voltage detection circuit configured as described above, if the constant current source 18 is configured with one element, the total number of components is 13, and the voltage detection circuit can be configured with a smaller number of elements than conventional ones. Also, even if the hysteresis width is determined, the resistor 35
Since it is only necessary to determine the resistance value (R 35 ) of the constant current source 18 and the current value (I 18 ) of the constant current source 18, the hysteresis width can be determined easily and accurately.
Moreover, since the potential detection circuit described above can operate even at a voltage as low as 1.5 [V] from the power supply 3, it can be widely applied to various voltage detection circuits, battery check circuits, waveform shaping circuits, etc. It is.

なお、上記実施例に於ては、出力電圧(VOUT)
がヒステリシスをもつようにマルチコレクタ
PNPトランジスタからなる負荷トランジスタ2
1を設けるとともに第2負荷33を第1抵抗負荷
34と第2抵抗負荷35とからなるものとした
が、ヒステリシスをもたせる必要がなければ負荷
トランジスタ21を削除してその部分を短絡し、
第1抵抗負荷34と第2抵抗負荷35とを一つの
抵抗負荷からなる第2負荷33としても良いもの
である。
In addition, in the above embodiment, the output voltage (V OUT )
multi-collector so that it has hysteresis.
Load transistor 2 consisting of a PNP transistor
1 is provided, and the second load 33 is made up of a first resistive load 34 and a second resistive load 35, but if it is not necessary to provide hysteresis, the load transistor 21 is deleted and that part is short-circuited.
The first resistive load 34 and the second resistive load 35 may be used as the second load 33 consisting of one resistive load.

〔発明の効果〕〔Effect of the invention〕

この発明は以上説明したとおり、外部からの入
力電圧を制御電極に入力する第1及び第2トラン
ジスタと一端が上記第1トランジスタの出力電極
に直接また第2トランジスタの出力電極には負荷
を介して接続され、他端が接地された第2負荷
と、上記第1及び第2トランジスタの入力電極に
各々の電流決定側出力端が接続される第1及び第
2カレントミラー回路と、これら第1及び第2カ
レントミラー回路の各々の他方の出力端に入力端
が接続される第3カレントミラー回路と、この第
3カレントミラー回路の入力端と上記第1カレン
トミラー回路の上記他方の出力端との間に入力端
が接続された出力回路とによつて電圧検出回路を
構成し、第1及び第2トランジスタの各々の入力
電流の大きさの比較によつて出力回路から出力す
る信号のレベルを決定するようにしているから基
準電圧発生回路と比較回路とを独立して設けるこ
とがなく、従つて構成素子数の少ない回路で正確
な電圧検出を行えるという効果がある。
As explained above, the present invention includes first and second transistors which input an external input voltage to the control electrode, and one end of which is directly connected to the output electrode of the first transistor and connected to the output electrode of the second transistor through a load. a second load connected to the circuit and whose other end is grounded; first and second current mirror circuits whose current determining side output ends are connected to the input electrodes of the first and second transistors; a third current mirror circuit whose input end is connected to the other output end of each of the second current mirror circuits, and a connection between the input end of the third current mirror circuit and the other output end of the first current mirror circuit; and an output circuit with an input end connected therebetween, forming a voltage detection circuit, and determining the level of the signal output from the output circuit by comparing the magnitude of the input current of each of the first and second transistors. Since the reference voltage generation circuit and the comparison circuit are not provided independently, there is an advantage that accurate voltage detection can be performed with a circuit having a small number of constituent elements.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示す回路図、第
2図及び第3図は第1図に於るヒステリシス回路
の等価回路図、第4図は入力電圧に対する出力電
圧の特性図、第5図は従来の電位検出回路のブロ
ツク図、第6図は第5図に於る従来の電位検出回
路の回路図、第7図は第1図の回路において具体
的に計算を行つた場合の電位関係を示す図であ
る。 図において、3は電源、17は出力回路、2
8,29は各々第1及び第2トランジスタ、3
0,31,36は各々第1及び第2並びに第3カ
レントミラー回路、32,33は各々第1及び第
2負荷である。なお、各図中同一符号は、同一ま
たは相当部分を示すものである。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIGS. 2 and 3 are equivalent circuit diagrams of the hysteresis circuit in FIG. 1, FIG. 4 is a characteristic diagram of output voltage with respect to input voltage, and FIG. Figure 5 is a block diagram of a conventional potential detection circuit, Figure 6 is a circuit diagram of the conventional potential detection circuit in Figure 5, and Figure 7 is a diagram of the circuit shown in Figure 1 when specific calculations are performed. FIG. 3 is a diagram showing potential relationships. In the figure, 3 is a power supply, 17 is an output circuit, 2
8 and 29 are first and second transistors, respectively;
0, 31, and 36 are first, second, and third current mirror circuits, respectively, and 32, 33 are first and second loads, respectively. Note that the same reference numerals in each figure indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】 1 各々に於る複数の出力端から同じ大きさの電
流を出力する第1及び第2カレントミラー回路、 これら第1及び第2カレントミラー回路の各々
の一方の電流決定側出力端に入力電極が接続され
るとともに、制御電極に外部からの入力電圧が共
通に印加される第1及び第2トランジスタ、 一端が上記第1トランジスタの出力電極に直接
接続され、かつ第2トランジスタの出力電極には
第1負荷を介して接続され他端が接地された第2
負荷、 上記第1及び第2カレントミラー回路の各々に
於る他方の出力端に入力端が接続されて、これら
入力端から同じ大きさの電流を入力する第3カレ
ントミラー回路、 上記第1カレントミラー回路の上記他方の出力
端と第3カレントミラー回路の入力端との間に入
力端が接続され、この入力端からの電流に応じて
“H”レベルまたは“L”レベルの電圧を外部へ
出力する出力回路を備えた電圧検出回路。 2 第2負荷は第1抵抗負荷と第2抵抗負荷から
なるものとし、 出力回路は、 制御電極が出力回路の上記入力端となるととも
に入力電極が定電流源に接続され、出力電極が接
地される第3トランジスタと、 この第3トランジスタの入力電極に入力電極が
接続されると共に、上記第1抵抗負荷と第2抵抗
負荷との間に複数の出力電極の一方が接続され、
制御電極が他方の出力電極に接続される負荷トラ
ンジスタと、 この負荷トランジスタの該他方の出力電極に制
御電極が接続されるとともに出力電極が接地され
て入力電極から“H”レベルまたは“L”レベル
の電圧を外部へ出力する第4トランジスタとから
なるものであることを特徴とする特許請求の範囲
第1項記載の電圧検出回路。 3 第1及び第2カレントミラー回路は1個のト
ランジスタであり、各々の入力電極は電源に接続
されており、第3カレントミラー回路は、2個の
トランジスタの互いの制御電極を接続するととも
にその制御電極を一方のトランジスタの入力電極
に接続し、かつ第2カレントミラー回路の一方の
出力端に接続し、各々の出力電極は接地されたも
のであることを特徴とする特許請求の範囲第1項
または第2項記載の電圧検出回路。
[Claims] 1. First and second current mirror circuits each outputting the same magnitude of current from a plurality of output terminals; one current determining side of each of the first and second current mirror circuits; first and second transistors, each of which has an input electrode connected to its output terminal and whose control electrode is commonly applied with an input voltage from the outside; one end of which is directly connected to the output electrode of the first transistor; A second output electrode is connected to the output electrode via the first load and the other end is grounded.
a load; a third current mirror circuit whose input terminal is connected to the other output terminal of each of the first and second current mirror circuits, and receives the same amount of current from these input terminals; An input terminal is connected between the other output terminal of the mirror circuit and the input terminal of the third current mirror circuit, and a voltage of "H" level or "L" level is output to the outside according to the current from this input terminal. A voltage detection circuit with an output circuit to output. 2. The second load is composed of a first resistive load and a second resistive load, and the output circuit is such that the control electrode becomes the input terminal of the output circuit, the input electrode is connected to a constant current source, and the output electrode is grounded. an input electrode is connected to the input electrode of the third transistor, and one of the plurality of output electrodes is connected between the first resistive load and the second resistive load,
A load transistor in which a control electrode is connected to the other output electrode, and a control electrode is connected to the other output electrode of this load transistor, and the output electrode is grounded, and the input electrode is at an "H" level or "L" level. 2. The voltage detection circuit according to claim 1, further comprising a fourth transistor that outputs the voltage to the outside. 3 The first and second current mirror circuits are one transistor, each input electrode is connected to a power supply, and the third current mirror circuit connects the control electrodes of the two transistors and their Claim 1, characterized in that the control electrode is connected to the input electrode of one transistor and to one output end of the second current mirror circuit, and each output electrode is grounded. The voltage detection circuit according to item 1 or 2.
JP60119052A 1985-05-30 1985-05-30 Voltage detection circuit Granted JPS61276413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60119052A JPS61276413A (en) 1985-05-30 1985-05-30 Voltage detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60119052A JPS61276413A (en) 1985-05-30 1985-05-30 Voltage detection circuit

Publications (2)

Publication Number Publication Date
JPS61276413A JPS61276413A (en) 1986-12-06
JPH0353804B2 true JPH0353804B2 (en) 1991-08-16

Family

ID=14751712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60119052A Granted JPS61276413A (en) 1985-05-30 1985-05-30 Voltage detection circuit

Country Status (1)

Country Link
JP (1) JPS61276413A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2645596B2 (en) * 1989-08-05 1997-08-25 三菱電機株式会社 Voltage detection circuit

Also Published As

Publication number Publication date
JPS61276413A (en) 1986-12-06

Similar Documents

Publication Publication Date Title
JPH0351118B2 (en)
JPS63136712A (en) Differential comparator
JP2542623B2 (en) Current mirror circuit
JPH0368349B2 (en)
JPS60501035A (en) Comparator circuit with reduced input bias current
JPH0449287B2 (en)
JPH0770935B2 (en) Differential current amplifier circuit
JP2896029B2 (en) Voltage-current converter
JP3257491B2 (en) Voltage-current conversion circuit
JPH03112214A (en) Voltage comparator
JPS5941321B2 (en) voltage comparison circuit
JP2785943B2 (en) Emitter-coupled logic circuit
JPH0262106A (en) operational amplifier
JP2653437B2 (en) Voltage / current conversion circuit
JP3671519B2 (en) Current supply circuit
JP2579932B2 (en) Hysteresis comparator
JPH054048Y2 (en)
JPS6119537Y2 (en)
JP2848330B2 (en) Current mirror circuit
JPS6133710Y2 (en)
JPH0451094B2 (en)
JPH063868B2 (en) Differential type comparator circuit
JPH0358603A (en) Gain control circuit
JPH05299946A (en) Comparison circuit
JPH0413886B2 (en)

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

EXPY Cancellation because of completion of term