JPH0354429Y2 - - Google Patents
Info
- Publication number
- JPH0354429Y2 JPH0354429Y2 JP1981108437U JP10843781U JPH0354429Y2 JP H0354429 Y2 JPH0354429 Y2 JP H0354429Y2 JP 1981108437 U JP1981108437 U JP 1981108437U JP 10843781 U JP10843781 U JP 10843781U JP H0354429 Y2 JPH0354429 Y2 JP H0354429Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistors
- output
- pair
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】
本考案は電圧制御可変利得回路に関し、特に差
動増幅器を用いた電圧制御可変利得回路に関する
ものである。
動増幅器を用いた電圧制御可変利得回路に関する
ものである。
第１図に電圧制御可変利得回路（以下VCAと
略称す）の従来例の回路図を示す。図において、
エミツタが共通接続された一対のトランジスタ
Q1，Q2及び負荷抵抗R1により差動増幅器１が構
成されており、トランジスタQ1，Q2のエミツタ
共通接続点にはトランジスタQ3及び抵抗R2から
なる電流源２が接続されている。この電流源２は
所定入力信号eiに応じた電流をトランジスタQ1，
Q2の各エミツタに流す。トランジスタQ1，Q2の
各ベース間には可変な電圧源３からの制御電圧
Vcが印加されており、この制御電圧Vcを変化せ
しめることによりトランジスタQ2のコレクタか
ら導出される出力を制御する構成となつている。
略称す）の従来例の回路図を示す。図において、
エミツタが共通接続された一対のトランジスタ
Q1，Q2及び負荷抵抗R1により差動増幅器１が構
成されており、トランジスタQ1，Q2のエミツタ
共通接続点にはトランジスタQ3及び抵抗R2から
なる電流源２が接続されている。この電流源２は
所定入力信号eiに応じた電流をトランジスタQ1，
Q2の各エミツタに流す。トランジスタQ1，Q2の
各ベース間には可変な電圧源３からの制御電圧
Vcが印加されており、この制御電圧Vcを変化せ
しめることによりトランジスタQ2のコレクタか
ら導出される出力を制御する構成となつている。
トランジスタQ2のコレクタ出力はバツフアア
ンプ４を介してミユートスイツチ５の固定接点
5aに印加される。スイツチ５の可動接点5bは抵
抗R3を介して固定接点5aに接続されてVCAの出
力端となり、又固定接点5cは抵抗R4を介して接
地されており、ミユートスイツチ５は可動接点
5bが固定接点5a側にあるときミユートOFF、固
定接点5c側にあるときミユートONとなる。
ンプ４を介してミユートスイツチ５の固定接点
5aに印加される。スイツチ５の可動接点5bは抵
抗R3を介して固定接点5aに接続されてVCAの出
力端となり、又固定接点5cは抵抗R4を介して接
地されており、ミユートスイツチ５は可動接点
5bが固定接点5a側にあるときミユートOFF、固
定接点5c側にあるときミユートONとなる。
そして、ミユートOFF時は抵抗R3が短絡され
ることによりトランジスタQ2のコレクタ出力が
そのままVCAの出力となるが、ミユートON時に
はトランジスタQ2のコレクタ出力を抵抗R3，R4
で分割することによりミユーテイング特性を得て
いる。なお、ミユーテイング量は R3／R3＋R4 となる。
ることによりトランジスタQ2のコレクタ出力が
そのままVCAの出力となるが、ミユートON時に
はトランジスタQ2のコレクタ出力を抵抗R3，R4
で分割することによりミユーテイング特性を得て
いる。なお、ミユーテイング量は R3／R3＋R4 となる。
ところが、かかる従来の構成においては、ミユ
ートスイツチ５が信号系に挿入されている為歪、
ノイズ等特性面から信号に対して悪影響を及ぼす
という欠点がある。更に、分圧抵抗R3，R4が次
段に接続されるアンプの雑音抵抗となりＳ／Ｎが
悪化してしまうという欠点がある。
ートスイツチ５が信号系に挿入されている為歪、
ノイズ等特性面から信号に対して悪影響を及ぼす
という欠点がある。更に、分圧抵抗R3，R4が次
段に接続されるアンプの雑音抵抗となりＳ／Ｎが
悪化してしまうという欠点がある。
本考案の目的は、制御系にてミユーテイングコ
ントロールを行なうことにより信号に対する悪影
響を排除し、出力を一定量電子的に減衰させ得る
電圧制御可変利得回路を提供することである。
ントロールを行なうことにより信号に対する悪影
響を排除し、出力を一定量電子的に減衰させ得る
電圧制御可変利得回路を提供することである。
本考案によるミユーテイング機能を有する電圧
制御可変利得回路は、エミツタが共通接続されて
差動動作をなす一対のトランジスタと、前記一対
のトランジスタのエミツタに所定入力信号に応じ
た電流を流す電流源と、前記一対のトランジスタ
の各ベース間に可変な制御電圧を印加して前記一
対のトランジスタの一方のコレクタから導出され
る出力信号のレベルを変化せしめる制御電圧源と
からなる電圧制御可変利得回路であつて、定電圧
源と、ミユートオン時に前記定電圧源の出力電圧
を前記制御電圧に重畳する重畳手段とを備え、前
記定電圧源の出力電圧は、前記出力信号を一定量
減衰せしめるレベルの電圧であることを特徴とし
ている。
制御可変利得回路は、エミツタが共通接続されて
差動動作をなす一対のトランジスタと、前記一対
のトランジスタのエミツタに所定入力信号に応じ
た電流を流す電流源と、前記一対のトランジスタ
の各ベース間に可変な制御電圧を印加して前記一
対のトランジスタの一方のコレクタから導出され
る出力信号のレベルを変化せしめる制御電圧源と
からなる電圧制御可変利得回路であつて、定電圧
源と、ミユートオン時に前記定電圧源の出力電圧
を前記制御電圧に重畳する重畳手段とを備え、前
記定電圧源の出力電圧は、前記出力信号を一定量
減衰せしめるレベルの電圧であることを特徴とし
ている。
以下、本考案の実施例を図面を参照して詳細に
説明する。
説明する。
第２図は本考案の一実施例を示す回路図であ
り、図中第１図と同等部分は同一符号により示さ
れている。本実施例においては、トランジスタ
Q1のベースが可変な電圧源３を介してミユート
スイツチ５の可動接点5bに接続され、トランジ
スタQ2のベースが接地されている。ミユートス
イツチ５の固定接点5aは直接接地され、固定接
点5cは定電圧源６を介して接地されている。ミユ
ートスイツチ５は可動接点5bが固定接点5a側に
あるときミユートOFF、固定接点5c側にあると
きミユートONとなるものであり、当該スイツチ
としてはトランジスタ等からなる公知の電子スイ
ツチを用い得る。
り、図中第１図と同等部分は同一符号により示さ
れている。本実施例においては、トランジスタ
Q1のベースが可変な電圧源３を介してミユート
スイツチ５の可動接点5bに接続され、トランジ
スタQ2のベースが接地されている。ミユートス
イツチ５の固定接点5aは直接接地され、固定接
点5cは定電圧源６を介して接地されている。ミユ
ートスイツチ５は可動接点5bが固定接点5a側に
あるときミユートOFF、固定接点5c側にあると
きミユートONとなるものであり、当該スイツチ
としてはトランジスタ等からなる公知の電子スイ
ツチを用い得る。
かかる構成において、ミユートOFF時はトラ
ンジスタQ1，Q2のベース間には制御電圧Vcのみ
が印加され、このときのVCAの減衰特性は、入
力信号eiに応じた電流源２の電流をI0、トランジ
スタQ2のコレクタ電流をI1とすると、 I1＝I0／１＋exp（ｑ／KTVc） ……(1) で表わされる。ここに、Ｋはボルツマン定数、Ｔ
は絶対温度、ｑは電子の電荷である。また、出力
電圧Voは Vo＝I0R1／１＋exp（ｑ／KTVc） ……(2) で表わされる。(2)式から明らかに、制御電圧Vc
の変化で出力電圧Voが指数関数的に変化するこ
とが解る。このVCAの減衰特性が第３図に実線
ａで示されており、減衰量は−20dB／60mVで
略直線的に変化する。
ンジスタQ1，Q2のベース間には制御電圧Vcのみ
が印加され、このときのVCAの減衰特性は、入
力信号eiに応じた電流源２の電流をI0、トランジ
スタQ2のコレクタ電流をI1とすると、 I1＝I0／１＋exp（ｑ／KTVc） ……(1) で表わされる。ここに、Ｋはボルツマン定数、Ｔ
は絶対温度、ｑは電子の電荷である。また、出力
電圧Voは Vo＝I0R1／１＋exp（ｑ／KTVc） ……(2) で表わされる。(2)式から明らかに、制御電圧Vc
の変化で出力電圧Voが指数関数的に変化するこ
とが解る。このVCAの減衰特性が第３図に実線
ａで示されており、減衰量は−20dB／60mVで
略直線的に変化する。
一方、ミユートON時には定電圧源６からの定
電圧Ｖが制御電圧Vcに重畳されて（VC＋Ｖ）、
トランジスタQ1，Q2のベース間に印加されるこ
とになる為、出力電圧Voは Vo＝I0R1／１＋exp｛ｑ／KT（Vc＋Ｖ）｝ ……(3) となる。従つて、出力電圧Voは第３図に一点鎖
線ｂで示す様に定電圧Ｖに比例して一定量減衰す
ることになる。なお、第３図にはＶ＝60mVとし
てミユーテイング量−20dBとした場合が示され
ている。
電圧Ｖが制御電圧Vcに重畳されて（VC＋Ｖ）、
トランジスタQ1，Q2のベース間に印加されるこ
とになる為、出力電圧Voは Vo＝I0R1／１＋exp｛ｑ／KT（Vc＋Ｖ）｝ ……(3) となる。従つて、出力電圧Voは第３図に一点鎖
線ｂで示す様に定電圧Ｖに比例して一定量減衰す
ることになる。なお、第３図にはＶ＝60mVとし
てミユーテイング量−20dBとした場合が示され
ている。
第４図は本考案の他の実施例を示す回路図であ
り、図中第２図と同等部分は同一符号により示さ
れている。本実施例においては、トランジスタ
Q1のベースが可変な電圧源３を介して接地され、
トランジスタQ2のベースがミユートスイツチ５
の可動接点5bに接続されている。ミユートスイ
ツチ５の固定接点5aは直接接地され、固定接点
5cは定電圧源６を介して接地されている。
り、図中第２図と同等部分は同一符号により示さ
れている。本実施例においては、トランジスタ
Q1のベースが可変な電圧源３を介して接地され、
トランジスタQ2のベースがミユートスイツチ５
の可動接点5bに接続されている。ミユートスイ
ツチ５の固定接点5aは直接接地され、固定接点
5cは定電圧源６を介して接地されている。
かかる構成において、ミユートOFF時はミユ
ートスイツチ５によりトランジスタQ2のベース
接地される為トランジスタQ1，Q2のベース間に
は制御電圧Vcのみが印加されることになる。一
方、ミユートON時にはトランジスタQ2のベース
に定電圧源６より定電圧−Ｖが印加される為制御
電圧Vcと定電圧Ｖとが重畳された電圧｛Vc−
（−Ｖ）｝がトランジスタQ1，Q2のベース間に印
加されることになる。その結果、前述した実施例
の場合と同様の減衰特性（第３図示）が得られる
ことになる。
ートスイツチ５によりトランジスタQ2のベース
接地される為トランジスタQ1，Q2のベース間に
は制御電圧Vcのみが印加されることになる。一
方、ミユートON時にはトランジスタQ2のベース
に定電圧源６より定電圧−Ｖが印加される為制御
電圧Vcと定電圧Ｖとが重畳された電圧｛Vc−
（−Ｖ）｝がトランジスタQ1，Q2のベース間に印
加されることになる。その結果、前述した実施例
の場合と同様の減衰特性（第３図示）が得られる
ことになる。
以上詳述した如く、本考案によるミユーテイン
グ機能を有する電圧制御可変利得回路（VCA）
によれば、差動トランジスタのベース間に印加さ
れる可変制御電圧に対して定電圧を選択的に重畳
する構成となつているので、定電圧を重畳するこ
とによつて減衰特性を一定量シフトしても、可変
制御電圧による全制御範囲に亘つて一定の減衰量
を得ることができると共に、制御系にてミユーテ
イングコントロールを行なう構成である為Ｓ／Ｎ
の良い出力信号が得られる。ミユートスイツチと
して電子スイツチを用いかつマイコン等の制御回
路を用いることで電子化が容易に可能となり、電
子的に出力を一定量減衰させることが出来る。更
に、かかるVCAをオーデイオアンプに適応した
場合、オーデイオミユーテイング回路として使用
出来る。
グ機能を有する電圧制御可変利得回路（VCA）
によれば、差動トランジスタのベース間に印加さ
れる可変制御電圧に対して定電圧を選択的に重畳
する構成となつているので、定電圧を重畳するこ
とによつて減衰特性を一定量シフトしても、可変
制御電圧による全制御範囲に亘つて一定の減衰量
を得ることができると共に、制御系にてミユーテ
イングコントロールを行なう構成である為Ｓ／Ｎ
の良い出力信号が得られる。ミユートスイツチと
して電子スイツチを用いかつマイコン等の制御回
路を用いることで電子化が容易に可能となり、電
子的に出力を一定量減衰させることが出来る。更
に、かかるVCAをオーデイオアンプに適応した
場合、オーデイオミユーテイング回路として使用
出来る。
第１図は電圧制御可変利得回路の従来例を示す
回路図、第２図は本考案による電圧制御可変利得
回路の一実施例を示す回路図、第３図は第２図の
減衰特性を示す図、第４図は本考案による電圧制
御可変利得回路の他の実施例を示す回路図であ
る。 主要部分の符号の説明 １……差動増幅器、２
……電流源、５……ミユートスイツチ、６……定
電圧源。
回路図、第２図は本考案による電圧制御可変利得
回路の一実施例を示す回路図、第３図は第２図の
減衰特性を示す図、第４図は本考案による電圧制
御可変利得回路の他の実施例を示す回路図であ
る。 主要部分の符号の説明 １……差動増幅器、２
……電流源、５……ミユートスイツチ、６……定
電圧源。
Claims (1)
- エミツタが共通接続されて差動動作をなす一対
のトランジスタと、前記一対のトランジスタのエ
ミツタに所定入力信号に応じた電流を流す電流源
と、前記一対のトランジスタの各ベース間に可変
な制御電圧を印加して前記一対のトランジスタの
一方のコレクタから導出される出力信号のレベル
を変化せしめる制御電圧源とからなる電圧制御可
変利得回路であつて、定電圧源と、ミユートオン
時に前記定電圧源の出力電圧を前記制御電圧に重
畳する重畳手段とを備え、前記定電圧源の出力電
圧は、前記出力信号を一定量減衰せしめるレベル
の電圧であることを特徴とするミユーテング機能
を有する電圧制御可変利得回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10843781U JPS5813720U (ja) | 1981-07-20 | 1981-07-20 | 電圧制御可変利得回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10843781U JPS5813720U (ja) | 1981-07-20 | 1981-07-20 | 電圧制御可変利得回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5813720U JPS5813720U (ja) | 1983-01-28 |
| JPH0354429Y2 true JPH0354429Y2 (ja) | 1991-12-02 |
Family
ID=29902845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10843781U Granted JPS5813720U (ja) | 1981-07-20 | 1981-07-20 | 電圧制御可変利得回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5813720U (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5921535Y2 (ja) * | 1978-06-15 | 1984-06-26 | 三洋電機株式会社 | 音量制御回路 |
| JPS5856674B2 (ja) * | 1978-12-20 | 1983-12-16 | 日本電子株式会社 | 電子ビ−ム溶接装置 |
-
1981
- 1981-07-20 JP JP10843781U patent/JPS5813720U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5813720U (ja) | 1983-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6563382B1 (en) | Linear variable gain amplifiers | |
| JPH0718180Y2 (ja) | 無線周波受信機用トランジスタ化増幅兼混合入力段 | |
| JPH07147523A (ja) | 可変利得増幅器 | |
| US4039981A (en) | Variable impedance circuit | |
| US4379995A (en) | Gain controlled amplifier | |
| US4432097A (en) | Tone control circuit | |
| US3231827A (en) | Variable gain transistor amplifier | |
| JPS6243561B2 (ja) | ||
| US4013972A (en) | Amplifier with gain control means | |
| JPS6132842B2 (ja) | ||
| US4404429A (en) | Matching volume control characteristics for two channels | |
| US4456886A (en) | Control circuit for voltage controlled variable attenuator | |
| JPH0685585A (ja) | 利得制御型増幅回路 | |
| US4613823A (en) | Multi-stage signal transmitting system | |
| JPH024507Y2 (ja) | ||
| JPS622801Y2 (ja) | ||
| US3939305A (en) | Reverberation mixer circuit | |
| JPH10256852A (ja) | 可変伝達コンダクタンス増幅装置 | |
| JP2797865B2 (ja) | 電圧可変減衰器 | |
| JPS6127213Y2 (ja) | ||
| US4016502A (en) | Dynamic range extender circuit for preamplifier | |
| JPS626729Y2 (ja) | ||
| JPS6138272Y2 (ja) | ||
| KR890007296Y1 (ko) | 무신호 영역을 갖는 증폭회로 | |
| US4199725A (en) | FM Receiver muting range setting circuit |