JPH0354511B2

JPH0354511B2 -

Info

Publication number: JPH0354511B2
Application number: JP57099026A
Authority: JP
Priority date: 1982-06-08
Filing date: 1982-06-08
Publication date: 1991-08-20
Also published as: JPS58215169A

Description

【発明の詳細な説明】

本発明は、平均誤差最小法を利用した画信号の
２値化装置に関し、更に詳しくは、着目画素周辺
の既決定画素における２値化輝度値の修正輝度値
に対する誤差を求め、該誤差に所定の重み係数を
掛け、これを着目画素の実際の輝度値に加算して
着目画素の修正輝度値を求め、該修正輝度値と閾
値との比較により２値化信号を得ることを特徴と
した画信号の２値化方法及び２値化装置に関す
る。デイザ法によれば、白黒の２レベルで中間調を
実質的に表現できるので、最近その手法が注目さ
れ、フアクシミリ等には採用され始めている。こ
のデイザ法には、組織的デイザ法とランダムデイ
ザ法があるが、ハードウエア構成の簡単さから、
前者の組織的デイザ法が用いられ、後者のランダ
ムデイザ法は、ほとんど用いられていない。ところで、画像伝送システムにおいては、入出
力装置間の画素密度の相違から画素密度変換が必
要になる。又、編集機能を持つたインテリジエン
トコピー等でも、特定の領域に画像を割付ける場
合に画素密度変換が必要になる。しかし、上記組
織的デイザ法により得られるデイザ画像では、画
素密度変換によつて、モアレによる画質劣化が生
じる。即ち、組織的デイザ法では、ｍ×ｍ画素の
閾値マトリツクスを多値画像の対応する画素の値
と比較して、その２値化表現を行うため、例え
ば、全面一定輝度の画像は、この２値化により、
ｍ×ｍ画素のパターンが繰返し配置される画像に
変換される。一般の多値画像に対するデイザ画像
においても、上記一定輝度の場合のような周期性
が当然残されている。このため、組織的デイザ画
像に画素密度変換を施すと、変換画像にモアレが
発生する。一方、ランダムデイザ画像では、画像に周期性
が与えられていない。従つて、画素密度変換に
は、このランダムデイザ画像が適しており、特に
ランダムデイザ法の一つである平均誤差最小法に
よるデイザ画像は、画素密度変換に適しているだ
けでなく、階調表現においても優れている。この
ような有利性があるにも拘わらず、平均誤差最小
法が用いられていないのは、上述の如く、そのハ
ードウエア構成が複雑であることである。本発明は、このような事情に鑑みてなされたも
ので、平均誤差最小法の重み係数として、2^-N（但
し、Ｎは自然数）の形で表現できるものを用いる
ことにより、ハードウエア構成を簡単化でき、演
算時間も短縮できる画信号の２値化装置を実現し
たものである。以下、図面を参照し本発明を詳細に説明する。先ず、本発明方法の説明に先だち、平均誤差最
小法について述べる。平均誤差最小法は、着目画
素周辺の既決定画素における２値化輝度値の、修
正輝度値に対する誤差を求め、該誤差に所定の重
み係数を掛けて着目画素の実際の輝度値に加算
し、着目画素の修正輝度値を求め、該修正輝度値
と閾値とを比較するもので、具体的には、第１図
（ｘ方向が主走査方向、ｙ方向が副走査方向であ
る）に示すように、多値画像の画素（ｘ、ｙ）の
実際の輝度値をJx、ｙ（Ｏ〜Ｒ）、当該画素（ｘ、
ｙ）の２値化輝度値をIx、ｙ（Ｏ或いはＲ）、当該
画素（ｘ、ｙ）の修正輝度値をJ′_x、_y、誤差を
Ex、ｙ＝J′_x,y−Ix、ｙとし、重み係数のマトリ
ツクス（Aij）を、例えば、（Aij）＝１／48 ３／48 ５／48 ３
／48 １／48 ３／48 ５／48 ７／48 ５／48 ３／48 ５／48 ７／48＊ ……(1) 但し、＊；着目画素とすれば、修正輝度値J′_x,yは次の(2)式から求めら
れる。 J′_x,y＝Jx、ｙ＋〓^ij Aij・Ex ＋ｊ−３、ｙ＋ｉ−３ ……(2) そして、２値信号Ix、ｙは、このJ′_x,yの値に応
じて次のように決められる。 Ix、ｙ＝Ｒ；J′_x,y≧Ｒ／２のときＯ；J′_x,y＜Ｒ／２のとき ……(3) 但し、画素（３、３）に至る前では、J′_x,yの計
算ができないため、この画素までの修正輝度値
は、例えば、J′_x,y＝Jx、ｙとみなし、(3)式より
Ix、ｙを求める。以上の方法が平均誤差最小法であるが、この方
法においては、(2)式に示すように、Aij・Ex＋ｊ
−３、ｙ＋ｉ−３という掛算が必要である。重み
係数のマトリツクス（Aij）として、(1)式の如き
ものを選ぶと、この掛算に際して一般的な掛算器
を用いなければならず、上記Aijの例では、1/48、
3/48、5/48、7/48を掛けるための掛算器が必要に
なり、ハードウエア構成が複雑である上、演算速
度が極めて低い。そこで、本発明方法では、上記掛算を一般的な
掛算器を用いることなく実行できるように、重み
係数のマトリツクス（Aij）の要素を2^-N（但し、
Ｎは自然数）の形で表現できる値に選んでいる
（尚、全要素の和は、１若しくはそれに近い値と
なつている）。この重み係数のマトリツクス
（Aij）として、次のものを例として挙げることが
できる。 (a) 2^-4 2^-4 2^-4 2^-4 2^-4〓2^-4 2^-3 2^-3 2^-3 2^-4〓2
^-4 2^-3＊ (b) 2^-5 2^-4 2^-3 2^-4 2^-5 2^-4 2^-3 2^-3 2^-3 2^-4 2^-4 2^-3＊ (c) 2^-5 2^-4 2^-4 2^-4 2^-5 2^-4 2^-3 2^-3 2^-3 2^-4 2^-3 2^-3＊ (d) 2^-6 2^-4 2^-4 2^-5 2^-6 2^-4 2^-3 2^-3 2^-3 2^-4 2^-4 2^-2＊ (e) 2^-6 2^-5 2^-4 2^-5 2^-6 2^-4 2^-3 2^-3 2^-3 2^-5 2^-3 2^-2＊このように選べば、デイジタル演算の特性を生
かし、簡単に掛算を行うことができる。第２図に本発明の一実施例のブロツク図を示し
た。第２図において、１はCCD等によつて読み
取られた画信号をデイジタル変換するＡ／Ｄ変換
器で、本実施例では、７ビツトのデイジタル信号
（０〜127）が８ビツト加算器１に出力される。加
算器１は、前処理としてＡ／Ｄ変換器１の出力か
ら64（Ｒ／２）を減ずるためのもので、64の補数
Ａ＝11000000（２値数）が加数として与えられて
いる（第３図参照）。３〜７はラツチ１９〜２２
を介して縦列接続された第２〜第６の８ビツト加
算器で、重み係数のマトリツクス（Aij）の第１
行目の重み係数に基づく誤差項をそれぞれ第１の
加算器２、ラツチ１９〜２２の出力に加算するた
めのものである。８は加算器７に接続された８ビ
ツトのシフトレジスタで、その段数はｎ−５であ
る。但し、ｎは−走査線上の量子化数（画素数）
である。９〜１３はラツチ２３〜２６を介して縦
列接続された第７〜第11の８ビツト加算器で、重
み係数のマトリツクス（Aij）の第２行目の重み
係数に基づく誤差項をそれぞれシフトレジスタ
８、ラツチ２３〜２６の出力に加算するためのも
のである。１４は加算器１３に接続された８ビツ
トのシフトレジスタで、前記シフトレジスタ８と
同一構成のものである。１５及び１６はラツチ２
７を介して接続されており、重み係数のマトリツ
クス（Aij）の第３行目の重み係数に基づき誤差
項をそれぞれシフトレジスタ１４、ラツチ２７の
出力に加算するための８ビツト加算器、１７は最
終段の加算器１６の出力（J′_x,y）をラツチ２８を
介して受け閾値（本実施例では加算器１を設けて
いるため閾値は零）と比較する比較器である。本
実施例の比較器１７は、Ix、ｙだけでなくEx、
ｙをも出力するものである。即ち、 J′_x,y≧０のとき Ix、ｙ＝１ Ex、ｙ＝J′_x,y−64 J′_x,y＜０のとき Ix、ｙ＝０ Ex、ｙ＝J′_x,y＋64 をそれぞれ出力するもので、その具体的構成は、
第４図に示す如く、極めて簡単なものである。 J′_x,y≧０のときのEx、ｙは、正確には、 Ex、ｙ＝J′_x,y−（Ｒ×Ix、ｙ−64）＝J′_x,y−（127×１−64）＝J′_x,y−63 となるが、前述の如くEx、ｙ＝J′_x,y−64と近似
しても、特に問題は生じず、むしろ、第４図の如
き簡単な構成の比較器１７からEx、ｙを求めら
れるので、このように構成した方が好都合であ
る。第４図の構成の比較器１７では、J′_x,yの正負が
最終段の加算器１６の出力J′_x,yのMSBによつて
決まることに着目し、それをインバータに与え
Ix、ｙを得ている。又、Ex、ｙの演算において
は、64の補数が２進数11000000で表わされ、64が
２進数01000000で表わされるため、１ビツト目
（LSB）から６ビツト目までは、J′_x,yと同一の値
をそのままEx、ｙのそのビツトの出力とし、上
位２ビツトについてのみ演算すればよいことにな
る。この上位２ビツトの演算を具体的に行つたの
が下表である。

【表】この表から、Ex、ｙの２位ビツトは同一の値
をとり、しかも、J′_x,yの７ビツト目と逆の値をと
ることがわかる。このため、第４図の構成では、
J′_x,yの第７ビツト目の出力をインバータを介し
て、Ex、ｙの上位２ビツトの信号としている。比較器１７の一方の出力Ix、ｙは図示しない記
録装置等に送られるが、Ex、ｙは演算部１８に
入力される。本実施例では、重み係数のマトリツ
クス（Aij）として、前記例示の内の(b)のものを
用いている。そこで、演算部１８内には、10^-3、
10^-4、10^-5をEx、ｙに掛けるための回路部分１
８ａ，１８ｂ，１８ｃが設けられており、回路部
１８ａの出力は加算器５，１０〜１２，１６に与
えられ、回路部１８ｂの出力は加算器４，６，
９，１３，１５に与えられ、更に、回路部１８ｃ
の出力は加算器３，７に与えられている。本発明では、重み係数Aijが2^-Nの形になつてい
るため、回路部分１８ａ〜１８ｃでの掛算は、単
にビツトをシフトさせるだけでよい。このため、
その構成は極めて簡単なものとなつている。第５
図は、回路部分１８ａの構成を示したもので、第
７ビツト目より下位のビツトを、３ビツト分、下
位ビツト側にシフトしたものである。回路部分１
８ｂ，１８ｃについても、同様に構成される。従
つて、一般の掛算器は不要である。以上のような構成の発明装置において、入力で
あるアナログ画信号は、Ａ／Ｄ変換器１でデイジ
タル変換され、加算器２で減算処理されて加算器
３に入力される。当初、イ、ロ、ハは「０」にセ
ツトされており、最初の画素（１、１）について
の輝度値J_1,1は、何も加算されず、ラツチ１９に
入力される。次に、ラツチ１９にJ_1,1がラツチさ
れ加算器４に入力されると共に、J_2,1が加算器３
に入力される。同様に次から次にJ_1,1はシフトさ
れていき、ラツチ２８より比較器１７に供給され
る。そして、そこで、I_1,1が求められ、E_1,1の算出
もなされる。更に、E_1,1は演算部１８に導かれ、
各加算器に供給される。この時、加算器３〜７，
９〜１６の個数及びシフトレジスタ８，１４の段
数から明らかなように、各加算器には下表の画信
号が入力されている。

【表】従つて、この回路では、 J′_1,1＝J_1,1 J′_2,1＝J_2,1＋A_3,2E_1,1 J′_3,1＝J_3,1＋A_3,2E_2,1＋A_3,1E_1,1，と徐々に誤差の加算の個数が増えていき、J_3,3以
降は J′_x,y＝Jx、ｙ＋〓^ij Aij・Ex ＋ｊ−３、ｙ＋ｉ−３が加算器１６（ラツチ２８）から出力されること
になり、比較器１７はこのJ′_x,yの正負に対応した
２値信号Ix、ｙを出力する。又、この回路では、演算部１８の出力○イ、○ロ、
○ハを直接各加算器に入力せず、切換えによつて
「０」を入力できるようになつているので、周辺
領域の画素においては、例えば、前表からわかる
ように、J′_1,1による誤差項○イ、○ロ、○ハをＪ（_o-
1）、
ｌ、Jn、ｌ（ｌ＝_1,2）に加算しないように工夫し
ている。即ち、比較器１７の入力が、 (a) J′₁、ｙのときは、加算器６，７，１２，１３の誤差項入力を、 (b) J′₂、ｙのときは、加算器７，１３の誤差項入力を、 (c) J′n、ｙのときは、加算器３，４，９，１０，１５，１６の誤差
項入力を、 (d) J′（_o-1）、ｙのときは、加算器３，９，１５の誤差項入力を、それぞれ「０」にするようにしている。勿論、画像の周辺領域ではほとんど問題なしと
して、上記の如く周辺画素においてことさら上記
(a)〜(d)に挙げた加算器に「０」を入力せずに、そ
のまま計算を実行することもできる。尚、シフトレジスタ８，１４のシフトパルスや
ラツチ１９〜２８のタイミングパルス等は、図示
しない制御部から上記動作を達成するようなタイ
ミングで出力される。上記の本発明装置によれば、一般に掛算器を用
いることなく、平均誤差最小法に基づく２値化を
行える。本装置で一番演算時間がかかるのは８ビ
ツト加算器であるが、キヤリー・ルツクアヘツド
方式のALU等を使用すれば、例えば36nsで演算
できる。従つて、数ＭHzのＡ／Ｄ変換器の出力に
同期してIx、ｙを出力する装置も容易に構成でき
る。以上説明したように、本発明によれば、ハード
ウエア構成を簡単化できる画信号の２値化装置を
実現できる。

【図面の簡単な説明】

第１図は画素の配列の説明図、第２図は本発明
の一実施例の構成図、第３図は第２図中の加算器
２の構成図、第４図は第２図中の比較器１７の構
成図、第５図は第２図中の演算部１８（回路部分
１８ａ）の構成図である。１……Ａ／Ｄ変換器、２〜７，９〜１３，１
５，１６……加算器、８，１４……シフトレジス
タ、１７……比較器、１８……演算器、１８ａ，
１８ｂ，１８ｃ……回路部分、１９〜２８……ラ
ツチ。

Claims

【特許請求の範囲】１着目画素の２値化輝度値を求めるに際して、
着目画素と一定の位置関係にある着目画素周辺の
画素であつて２値化輝度値が既に決定した既決定
画素についての、２値化輝度値の２値化前の輝度
値に対する誤差を求め、各既決定画素における前
記誤差に、各既決定画素の着目画素に対する位置
関係で定まる所定の重み係数を掛け、これにより
得られた値を着目画素の実際の輝度値に加算し
て、着目画素の修正輝度値を求め、該修正輝度値
と閾値との比較により着目画素の２値化輝度値を
得るという、平均誤差最小法を用いた画信号の２
値化装置において、入力画信号をデイジタル変換するＡ／Ｄ変換器
と、該Ａ／Ｄ変換器の出力段側に接続され、前記重
み係数のマトリツクスの各要素に対応した配列状
態で縦列接続された加算器及びシフトレジスタで
なり、前記複数の加算器の内の最終段の加算器か
ら着目画素の修正輝度値が出力される修正輝度値
算出手段と、前記複数の加算器の内の最終段の加算器から出
力された修正輝度値と閾値とを比較して着目画素
の２値化輝度値を出力する比較器と、該比較器が出力する２値化輝度値の前記修正輝
度値に対する誤差に各重み係数を掛け、得られた
各信号を、それぞれ、前記重み係数のマトリツク
ス内の各重み係数の要素位置に対応した位置にあ
る前記修正輝度値算出手段内の加算器に、加算入
力として供給する演算部とを具備し、前記演算部内の、前記２値化輝度値の前記修正
輝度値に対する誤差に各重み係数を掛ける回路部
分の構成は、前記重み係数が2^-N（但し、Ｎは自然
数）の形で表現できる値に選ばれており、且つ、
掛け算は前記誤差のデイジタル値をＮビツト分下
位ビツト側にシフトさせることにより行うものあ
ることを特徴とする画信号の２値化装置。