JPH0354632B2 - - Google Patents
Info
- Publication number
- JPH0354632B2 JPH0354632B2 JP15587183A JP15587183A JPH0354632B2 JP H0354632 B2 JPH0354632 B2 JP H0354632B2 JP 15587183 A JP15587183 A JP 15587183A JP 15587183 A JP15587183 A JP 15587183A JP H0354632 B2 JPH0354632 B2 JP H0354632B2
- Authority
- JP
- Japan
- Prior art keywords
- heating element
- switch circuit
- circuit
- terminal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010438 heat treatment Methods 0.000 claims description 43
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
Landscapes
- Electronic Switches (AREA)
- Fax Reproducing Arrangements (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、感熱記録装置において、サーマルヘ
ツド上の発熱体を駆動する装置に関する。
ツド上の発熱体を駆動する装置に関する。
従来例の構成とその問題点
第１図は従来の発熱体駆動装置の概略回路図で
ある。この図において、１−１〜１−Ｎは発熱体
であり、サーマルヘツド上に１列に配列されてい
る。これらの発熱体１−１〜１−Ｎの一端は記録
用電源２の一方の端子３に直接接続され、他端は
それぞれスイツチ回路４−１〜４−Ｎを介して記
録用電源２の他方の端子５に接続される。スイツ
チ回路４−１〜４−Ｎのそれぞれの制御入力は、
ANDゲート６−１〜６−Ｎの対応するものの出
力と接続されている。ANDゲート６−１〜６−
Ｎの一方の入力は端子７と接続され、他方の入力
はＮビツト並列出力のシフトレジスタ８の対応す
る出力と接続されている。シフトレジスタ８のデ
ータ入力は端子９と接続され、クロツク入力は端
子１０と接続されている。
ある。この図において、１−１〜１−Ｎは発熱体
であり、サーマルヘツド上に１列に配列されてい
る。これらの発熱体１−１〜１−Ｎの一端は記録
用電源２の一方の端子３に直接接続され、他端は
それぞれスイツチ回路４−１〜４−Ｎを介して記
録用電源２の他方の端子５に接続される。スイツ
チ回路４−１〜４−Ｎのそれぞれの制御入力は、
ANDゲート６−１〜６−Ｎの対応するものの出
力と接続されている。ANDゲート６−１〜６−
Ｎの一方の入力は端子７と接続され、他方の入力
はＮビツト並列出力のシフトレジスタ８の対応す
る出力と接続されている。シフトレジスタ８のデ
ータ入力は端子９と接続され、クロツク入力は端
子１０と接続されている。
次に動作を説明する。外部より端子９に画情報
が転送され、また画情報サンプリング用クロツク
が端子１０に与えられる。シフトレジスタ８は画
情報をクロツクのタイミングで順次取り込み蓄積
する。１回の記録動作で記憶すべきＮビツトの画
情報がシフトレジスタ８に蓄積されると、外部よ
り一定パルス幅の記録パルスが端子７に入力され
る。この記録パルスが‘1'レベルの期間に、
ANDゲート６−１〜６−Ｎのうち、シフトレジ
スタ８の対応出力が‘1'レベルのもの、つまり黒
画素に対応するANDゲートが‘1'レベルを出力
する。スイツチ回路４−１〜４−Ｎは、制御入力
に‘1'レベルが与えられた時に導通する。従つて
発熱体１−１〜１−Ｎのうち、黒画素に対応する
発熱体に記録パルスのパルス幅に相当する時間だ
け通電される。
が転送され、また画情報サンプリング用クロツク
が端子１０に与えられる。シフトレジスタ８は画
情報をクロツクのタイミングで順次取り込み蓄積
する。１回の記録動作で記憶すべきＮビツトの画
情報がシフトレジスタ８に蓄積されると、外部よ
り一定パルス幅の記録パルスが端子７に入力され
る。この記録パルスが‘1'レベルの期間に、
ANDゲート６−１〜６−Ｎのうち、シフトレジ
スタ８の対応出力が‘1'レベルのもの、つまり黒
画素に対応するANDゲートが‘1'レベルを出力
する。スイツチ回路４−１〜４−Ｎは、制御入力
に‘1'レベルが与えられた時に導通する。従つて
発熱体１−１〜１−Ｎのうち、黒画素に対応する
発熱体に記録パルスのパルス幅に相当する時間だ
け通電される。
さて、現状では発熱体の抵抗値はたかだか１キ
ロオーム程度であり、また発熱体の許容電力はた
かだか１ワツト程度であるため、記録用電源２の
電圧はかなり低くせざるを得なかつた。また記録
すべき画情報によつて、通電する発熱体の個数が
変動するが、それがそのまま記録用電源の負荷電
流変動となる。このようなことから従来は、記録
用電源が複雑化かつ大形化するという問題があつ
た。つまり、発熱体の抵抗値が十分大きく記録用
電源電圧の電圧値を十分高く設定することがで
き、また負荷電流の変動が小さければ、商用交流
100Vを降圧することなく、そのまま整流平滑す
るような構成の簡単な記録用電源を用いることが
できるが、従来は商用交流を変圧器によつて降圧
した後、整流平滑し、さらに電圧安定化回路によ
つて電圧安定化を施すような構成の複雑大形の記
録用電源を用いる必要があつたのである。
ロオーム程度であり、また発熱体の許容電力はた
かだか１ワツト程度であるため、記録用電源２の
電圧はかなり低くせざるを得なかつた。また記録
すべき画情報によつて、通電する発熱体の個数が
変動するが、それがそのまま記録用電源の負荷電
流変動となる。このようなことから従来は、記録
用電源が複雑化かつ大形化するという問題があつ
た。つまり、発熱体の抵抗値が十分大きく記録用
電源電圧の電圧値を十分高く設定することがで
き、また負荷電流の変動が小さければ、商用交流
100Vを降圧することなく、そのまま整流平滑す
るような構成の簡単な記録用電源を用いることが
できるが、従来は商用交流を変圧器によつて降圧
した後、整流平滑し、さらに電圧安定化回路によ
つて電圧安定化を施すような構成の複雑大形の記
録用電源を用いる必要があつたのである。
発明の目的
本発明は上記従来の問題点を解消するもので、
従来よりも記録用電源を簡略化、小形化すること
ができる発熱体駆動装置を提供することを目的と
する。
従来よりも記録用電源を簡略化、小形化すること
ができる発熱体駆動装置を提供することを目的と
する。
発明の構成
本発明は個々の発熱体を並列的に記録用電源と
接続するのではなく、複数の発熱体を第１のスイ
ツチ回路を介して順次直列接続するとともに、発
熱体と第１のスイツチ回路から成る各直列回路
に、発熱体と同等の抵抗値を持つ抵抗体と第２の
スイツチ回路から成る直列回路を並列接続し、記
録用電源の負荷抵抗値を増大させ、かつ一定化す
ることにより、上記の目的を達成せんとするもの
である。
接続するのではなく、複数の発熱体を第１のスイ
ツチ回路を介して順次直列接続するとともに、発
熱体と第１のスイツチ回路から成る各直列回路
に、発熱体と同等の抵抗値を持つ抵抗体と第２の
スイツチ回路から成る直列回路を並列接続し、記
録用電源の負荷抵抗値を増大させ、かつ一定化す
ることにより、上記の目的を達成せんとするもの
である。
実施例の説明
以下、図面を参照し本発明の実施例につき説明
する。
する。
第２図は本発明の一実施例による発熱体駆動装
置の概略回路図である。この図において、１１1
〜１１Nはサーマルヘツド上に１列に配列された
発熱体である。これら発熱体は第１のスイツチ回
路１２1〜１２Nを介して順次直列接続され、記録
用電源１３の端子１４と１５に接続されている。
１６1〜１６Nは発熱体１１1〜１１Nと同等の抵抗
値を持つ抵抗体であり、１７1〜１７Nは第２のス
イツチ回路である。発熱体１１1と第１のスイツ
チ回路１２1から成る直列回路に、抵抗体１６1と
第２のスイツチ回路１７1から成る直列回路が並
列に接続されている。同様に他の発熱体と第１の
スイツチ回路から成る各直列回路に、抵抗体と第
２のスイツチ回路から成る直列回路がそれぞれ並
列接続されている。
置の概略回路図である。この図において、１１1
〜１１Nはサーマルヘツド上に１列に配列された
発熱体である。これら発熱体は第１のスイツチ回
路１２1〜１２Nを介して順次直列接続され、記録
用電源１３の端子１４と１５に接続されている。
１６1〜１６Nは発熱体１１1〜１１Nと同等の抵抗
値を持つ抵抗体であり、１７1〜１７Nは第２のス
イツチ回路である。発熱体１１1と第１のスイツ
チ回路１２1から成る直列回路に、抵抗体１６1と
第２のスイツチ回路１７1から成る直列回路が並
列に接続されている。同様に他の発熱体と第１の
スイツチ回路から成る各直列回路に、抵抗体と第
２のスイツチ回路から成る直列回路がそれぞれ並
列接続されている。
１８1〜１８Nは第１のスイツチ回路１２1〜１
２Nと１対１に対応づけられたANDゲートであ
り、これらANDゲートの出力は対応する第１の
スイツチ回路１２1〜１２Nの制御入力と接続され
ている。１９1〜１９Nは第２のスイツチ回路１７
１〜１７Nと１対１に対応づけられたANDゲート
であり、これらANDゲートの出力は対応する第
２のスイツチ回路１７1〜１７Nの制御入力とそれ
ぞれ接続されている。ANDゲート１８1〜１８N
の一方の入力は端子２０と接続されて、他方の入
力はシフトレジスタ２１の出力Q1からQNにそれ
ぞれ接続されている。２２1〜２２Nはインバータ
であり、それぞれの入力はシフトレジスタ２１の
出力Q1〜QNの対応するものと接続されている。
ANDゲート１９1〜１９Nの一方の入力は端子２
０と接続され、他方の入力はインバータ２２1〜
２２Nの対応するものの出力と接続されている。
シフトレジスタ２１のデータ入力は端子２３と接
続され、クロツク入力は端子２４と接続されてい
る。
２Nと１対１に対応づけられたANDゲートであ
り、これらANDゲートの出力は対応する第１の
スイツチ回路１２1〜１２Nの制御入力と接続され
ている。１９1〜１９Nは第２のスイツチ回路１７
１〜１７Nと１対１に対応づけられたANDゲート
であり、これらANDゲートの出力は対応する第
２のスイツチ回路１７1〜１７Nの制御入力とそれ
ぞれ接続されている。ANDゲート１８1〜１８N
の一方の入力は端子２０と接続されて、他方の入
力はシフトレジスタ２１の出力Q1からQNにそれ
ぞれ接続されている。２２1〜２２Nはインバータ
であり、それぞれの入力はシフトレジスタ２１の
出力Q1〜QNの対応するものと接続されている。
ANDゲート１９1〜１９Nの一方の入力は端子２
０と接続され、他方の入力はインバータ２２1〜
２２Nの対応するものの出力と接続されている。
シフトレジスタ２１のデータ入力は端子２３と接
続され、クロツク入力は端子２４と接続されてい
る。
次に動作を説明する。端子２０に記録パルスが
与えられていない期間においては、ANDゲート
１８1〜１８NおよびANDゲート１９1〜１９Nの
出力はすべて“０”レベルとなり第１のスイツチ
回路１２1〜１２Nおよび第２のスイツチ回路１７
１〜１７Nはいずれもオフ状態となり、従つて記録
用電源１３からは電流が流れない。これが非記録
動作状態である。
与えられていない期間においては、ANDゲート
１８1〜１８NおよびANDゲート１９1〜１９Nの
出力はすべて“０”レベルとなり第１のスイツチ
回路１２1〜１２Nおよび第２のスイツチ回路１７
１〜１７Nはいずれもオフ状態となり、従つて記録
用電源１３からは電流が流れない。これが非記録
動作状態である。
記録動作は次の通りである。まず、記録すべき
画情報が端子２３に順次転送され、また画情報サ
ンプリング用クロツクが端子２４に供給される。
この画情報はそのサンプリング用クロツクのタイ
ミングでシフトレジスタ２１に取り込まれ蓄積さ
れる。１回の記録動作によつて記録すべき画情報
がシフトレジスタ２１に蓄積すると、一定パルス
幅の記録パルス（“１”レベルの信号）が端子２
０に入力される。ここで、画情報の発熱体１１1
に対応する画素が黒画素であつたとする。この場
合、シフトレジスタ２１の出力Q1が“１”レベ
ルとなるため、ANDゲート１８1の出力が“１”
レベルとなりANDゲート１９1の出力が“０”レ
ベルとなる。従つて第１のスイツチ回路１２1は
オンし、第２のスイツチ回路１７1はオフするた
め、発熱体１１1に電流が流れる。また発熱体１
１2に対応する画素が白画素の場合、シフトレジ
スタ２１の出力Q2は“０”レベルとなるから
ANDゲート１８2の出力は“０”レベル、AND
ゲート１９2の出力は“１”レベルとなり、第１
のスイツチ回路１２2はオフし、第２のスイツチ
回路１７2はオンする。従つて電流は抵抗体１６2
に分流し、発熱体１１2には流れない。このよう
に、発熱体１１1から１１Nのうち、黒画素に対応
するものだけが記録パルスのパルス幅に相当する
時間だけ選択的に通電される。
画情報が端子２３に順次転送され、また画情報サ
ンプリング用クロツクが端子２４に供給される。
この画情報はそのサンプリング用クロツクのタイ
ミングでシフトレジスタ２１に取り込まれ蓄積さ
れる。１回の記録動作によつて記録すべき画情報
がシフトレジスタ２１に蓄積すると、一定パルス
幅の記録パルス（“１”レベルの信号）が端子２
０に入力される。ここで、画情報の発熱体１１1
に対応する画素が黒画素であつたとする。この場
合、シフトレジスタ２１の出力Q1が“１”レベ
ルとなるため、ANDゲート１８1の出力が“１”
レベルとなりANDゲート１９1の出力が“０”レ
ベルとなる。従つて第１のスイツチ回路１２1は
オンし、第２のスイツチ回路１７1はオフするた
め、発熱体１１1に電流が流れる。また発熱体１
１2に対応する画素が白画素の場合、シフトレジ
スタ２１の出力Q2は“０”レベルとなるから
ANDゲート１８2の出力は“０”レベル、AND
ゲート１９2の出力は“１”レベルとなり、第１
のスイツチ回路１２2はオフし、第２のスイツチ
回路１７2はオンする。従つて電流は抵抗体１６2
に分流し、発熱体１１2には流れない。このよう
に、発熱体１１1から１１Nのうち、黒画素に対応
するものだけが記録パルスのパルス幅に相当する
時間だけ選択的に通電される。
以上の説明から明らかなように、発熱体１１1
〜１１Nと抵抗体１６1〜１６Nの抵抗値をＲとし、
スイツチ回路１２1〜１２N，１７1〜１７Nや配線
の抵抗を無視した場合、記録動作時における記録
用電源１３の負荷抵抗値、すなわち端子１４と端
子１５から測定した抵抗値はＲ×Ｎとなり、しか
も画情報と関係なくその抵抗値は一定となる。従
つて、直列接続される発熱体の個数Ｎを適切に決
定すれば、降圧用変圧器や電圧安定化回路を含ま
ない極めて簡単な電源を記録用電源として用いる
ことができる。
〜１１Nと抵抗体１６1〜１６Nの抵抗値をＲとし、
スイツチ回路１２1〜１２N，１７1〜１７Nや配線
の抵抗を無視した場合、記録動作時における記録
用電源１３の負荷抵抗値、すなわち端子１４と端
子１５から測定した抵抗値はＲ×Ｎとなり、しか
も画情報と関係なくその抵抗値は一定となる。従
つて、直列接続される発熱体の個数Ｎを適切に決
定すれば、降圧用変圧器や電圧安定化回路を含ま
ない極めて簡単な電源を記録用電源として用いる
ことができる。
なお上記実施例においては、サーマルヘツド上
のすべての発熱体１１1〜１１Nを直列接続する構
成であつたが、サーマルヘツド上の発熱素子を幾
つかのグループに分け、各グループ別に発熱体を
直列接続するようにしてもよい。また発熱体１１
１〜１１Nのほかに、低抗体１６1〜１６Nやスイツ
チ回路１２1〜１２N，１1〜１６N、さらには
ANDゲート１８1〜１８N，１９1〜１９N、イン
バータ２２1〜２２N、およびシフトレジスタ２１
などにサーマルヘツド上に一体的に設けることも
可能である。またさらに、スイツチ回路１２1〜
１２N，１７1〜１７Nを制御する手段は上記実施
例の構成に限られるものではなく、適宜変更し得
るものである。
のすべての発熱体１１1〜１１Nを直列接続する構
成であつたが、サーマルヘツド上の発熱素子を幾
つかのグループに分け、各グループ別に発熱体を
直列接続するようにしてもよい。また発熱体１１
１〜１１Nのほかに、低抗体１６1〜１６Nやスイツ
チ回路１２1〜１２N，１1〜１６N、さらには
ANDゲート１８1〜１８N，１９1〜１９N、イン
バータ２２1〜２２N、およびシフトレジスタ２１
などにサーマルヘツド上に一体的に設けることも
可能である。またさらに、スイツチ回路１２1〜
１２N，１７1〜１７Nを制御する手段は上記実施
例の構成に限られるものではなく、適宜変更し得
るものである。
発明の効果
上述のように本発明は、発熱体を第１のスイツ
チ回路を介して順次直列に接続し、発熱体と第１
のスイツチ回路から成る各直列回路に抵抗体と第
２のスイツチ回路から成る直列回路を並列接続
し、第１と第２のスイツチ回路の導通を制御する
ことによつて発熱体を選択的に通電させるもので
あるから、商用交流をそのまま整流平滑するよう
な極めて簡単かつ小型の電源を記録用電源として
用いることができるという効果を得られる。
チ回路を介して順次直列に接続し、発熱体と第１
のスイツチ回路から成る各直列回路に抵抗体と第
２のスイツチ回路から成る直列回路を並列接続
し、第１と第２のスイツチ回路の導通を制御する
ことによつて発熱体を選択的に通電させるもので
あるから、商用交流をそのまま整流平滑するよう
な極めて簡単かつ小型の電源を記録用電源として
用いることができるという効果を得られる。
第１図は従来の発熱体駆動装置の概略回路図、
第２図は本発明の一実施例による発熱体駆動装置
の概略回路図である。 １１1〜１１N……発熱体、１２1〜１２N……第
１のスイツチ回路、１３……記録用電源、１６1
〜１６N……抵抗体、１７1〜１７N……第２のス
イツチ回路、１８1〜１８N，１９1〜１９N……
ANDゲート、２１……シフトレジスタ、２２1〜
２２N……インバータ。
第２図は本発明の一実施例による発熱体駆動装置
の概略回路図である。 １１1〜１１N……発熱体、１２1〜１２N……第
１のスイツチ回路、１３……記録用電源、１６1
〜１６N……抵抗体、１７1〜１７N……第２のス
イツチ回路、１８1〜１８N，１９1〜１９N……
ANDゲート、２１……シフトレジスタ、２２1〜
２２N……インバータ。
Claims (1)
- １ サーマルヘツド上の発熱体を第１スイツチ回
路を介し順次直列に接続するとともに、前記発熱
体と同等の抵抗値を持つ抵抗体と第２スイツチ回
路との直列回路を、前記発熱体と第１スイツチ回
路から成る各直列回路に並列に接続し、記録動作
時において前記第１スイツチ回路または前記第２
スイツチ回路のどちらか一方を導通させる手段を
具備したことを特徴とする発熱体駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58155871A JPS6046273A (ja) | 1983-08-25 | 1983-08-25 | 発熱体駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58155871A JPS6046273A (ja) | 1983-08-25 | 1983-08-25 | 発熱体駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6046273A JPS6046273A (ja) | 1985-03-13 |
| JPH0354632B2 true JPH0354632B2 (ja) | 1991-08-20 |
Family
ID=15615322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58155871A Granted JPS6046273A (ja) | 1983-08-25 | 1983-08-25 | 発熱体駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046273A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01156081A (ja) * | 1987-12-15 | 1989-06-19 | Fuji Xerox Co Ltd | カラー感熱記録装置 |
-
1983
- 1983-08-25 JP JP58155871A patent/JPS6046273A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6046273A (ja) | 1985-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6027577B2 (ja) | 熱記録装置 | |
| JPH0542351B2 (ja) | ||
| JPH0354632B2 (ja) | ||
| JPS6023063A (ja) | 記録装置 | |
| JPS60203472A (ja) | 抵抗発熱体の駆動パルスのパルス幅制御装置 | |
| JP2721150B2 (ja) | 感熱記録装置 | |
| JPS6078767A (ja) | 印写装置用記録ヘツド | |
| JP2872123B2 (ja) | サーマルヘッドの熱履歴制御方式 | |
| JPS60145864A (ja) | 記録素子駆動制御方法 | |
| JPS60168669A (ja) | サ−マルヘツド駆動装置 | |
| JP2689578B2 (ja) | リレー駆動装置 | |
| JPS59146263A (ja) | 感熱記録装置 | |
| JPS637501B2 (ja) | ||
| JPH04113859A (ja) | サーマルヘッド制御装置 | |
| JPS6059858A (ja) | 感熱記録装置 | |
| JPS62267164A (ja) | ビデオプリンタ | |
| JPS62199486A (ja) | 通電転写記録装置の駆動回路 | |
| JPH0431590Y2 (ja) | ||
| JPS6351102B2 (ja) | ||
| JPS62201271A (ja) | 入出力装置 | |
| JPS6213192B2 (ja) | ||
| JPH044951B2 (ja) | ||
| JPH03133663A (ja) | サーマルヘッド駆動装置 | |
| JPH01135663A (ja) | サーマルヘッドの駆動方法 | |
| JPH10129026A (ja) | 素子駆動用集積回路 |