JPS6351102B2

JPS6351102B2 -

Info

Publication number: JPS6351102B2
Application number: JP56125729A
Authority: JP
Inventors: Takashi Saito; Akitsugu Yamada; Kunihiko Inoe
Original assignee: Matsushita Electronics Corp; Nippon Telegraph and Telephone Corp
Current assignee: Panasonic Holdings Corp; NTT Inc
Priority date: 1981-08-11
Filing date: 1981-08-11
Publication date: 1988-10-12
Also published as: JPS5825977A

Description

【発明の詳細な説明】本発明はフアクシミリ装置、プリンタ等に用い
られる感熱記録装置に係り、特に発熱素子への通
電時間を制御する回路を改良した感熱記録装置に
関する。

一般に、感熱記録装置においては、発熱素子を
備えられる記録ヘツドの基材の温度は、発熱素子
への通電の繰り返しおよび周囲の温度の変動によ
つて変化する。そして、１回の記録における通電
素子への通電を常に一定とすると、前記記録ヘツ
ドの基材の温度変化に応じて記録濃度が変化し、
前記基材の温度が高いときには記録画像が濃くな
り、低いときには淡くなる。したがつて、記録画
像に濃度むらが生じ、鮮明な記録画像を得ること
ができなくなる。

このため、従来より、記録ヘツドの基材の温度
変化に応じて発熱素子への通電時間を制御してい
る。第１図はこのような発熱素子への通電時間の
制御を行なう従来の感熱記録装置を示す。１は記
録ヘツドであり、１列に配列されたｍ×ｎ個の発
熱素子A₁〜A_noと、これらの発熱素子A₁〜A_noに
直列に接続されたダイオードD₁〜D_noと、ｎ個の
共通側端子B₁〜B_nとｎ個の個別側端子E₁〜E_oと
を存してなる。

前記発熱素子A₁〜A_noは、ｎ個の発熱素子を１
ブロツクとし、ｍ個のブロツクに区分されてい
る。そして、各ブロツクの発熱体A₁〜A_noの一端
は、それぞれ共通側端子B₁〜B_nにまとめて接続
されている。また、各ブロツクにおいて対応する
位置にある発熱体A₁〜A_noの他端は、ダイオード
D₁〜D_noを介してそれぞれ個別側端子E₁〜E_oにま
とめて接続されている。

前記共通側端子B₁〜B_nはそれぞれトランジス
タF₁〜F_nを介して発熱素子電源端子１３に接続
されている。また、個別側端子E₁〜E_oは、それ
ぞれトランジスタG₁〜G_oを介して接地されてい
る。

２は記録ヘツド１の基材またはその近傍に設置
され、記録ヘツドの基材の温度変化に応じて抵抗
値を変化する温度検出素子、３は抵抗、４は温度
検出素子電源端子である。

５〜８は、基準電圧源端子９と接地との間に直
列に接続された抵抗であり、互いの接続点から基
準電圧a₁〜a₃を取り出される。J₁〜J₃は比較器で
あり、それぞれ基準電圧a₁〜a₃と、記録ヘツド１
の温度変化に応じて変化する温度検出素子２の出
力電圧ｂとを比較する。

１０は比較器J₁〜J₃の出力C₁〜C₃を２進符号に
変換するデコーダである。したがつて、このデコ
ーダ１０の出力d₁，d₂は、段階的に記録ヘツド１
の基材の温度に対応する値となる。そして後述す
るようにこのデコーダ１０出力d₁，d₂により発熱
素子A₁〜A_noの通電時間が決定される。

１１は走査タイミング発生回路であり、クロツ
ク入力端子１から入力するクロツクｅに基づい
て、タイミングパルスｆ，ｇ，ｈを出力する。１
４は共通側選択回路であり、そのｍ個の出力i₁〜
i_nを、タイミングパルスｆに同期して、順次ハイ
レベル（以下、ハイレベルを“Ｈ”ロウレベルを
“Ｌ”と略記する）とすることにより、トランジ
スタF₁〜F_nを順次オンする。

１５は直列入力並列出力シフトレジスタであ
り、画信号入力端子１６から１ライン毎に直列入
力する画信号ｊを並列出力する。１７はパルス発
生回路であり、クロツクｅ，タイミングパルスｈ
およびデコーダ１０の出力d₁，d₂に基づいて、ト
ランジスタF₁〜F_nがそれぞれオンされている期
間毎にパルス幅ｔの通電時間制御パルスｋを出力
する。ここで、前記パルス幅ｔは、デコーダ１０
の出力d₁，d₂によつて決定される。

K₁〜K_oは、それぞれシフトレジスタ１５の並
列出力１₁〜１_oを一方の入力とし、通電時間制御
パルスｋを共通に他方の入力とする２入力AND
ゲートであり、これらのANDゲートK₁〜K_oの出
力によりトランジスタG₁〜G_oがそれぞれオン、
オフされる。

さて、シフトレジスタ１５の出力１₁〜１_oのう
ちの黒信号のビツトに対応するものは“Ｈ”とな
る。したがつて、通電時間制御パルスｋがパルス
発生回路１７から出力されると、黒信号のビツト
に対応するANDゲートK₁〜K_oのアンド条件が成
立し、これに対応するトランジスタG₁〜G_oがオ
ンされる。

そして、通電時間制御パルスｋは、前記のよう
に各トランジスタF₁〜F_nが順次オンされている
期間毎に出力されるので、結局、各ブロツク毎
に、発熱素子電源端子１３から黒信号のビツトに
対応する発熱素子A₁〜A_noに一括して通電が行わ
れることになる。

ここにおいて、各発熱素子A₁〜A_noへの通電時
間は、アンドゲートK₁〜K_oが開いている時間、
すなわち、通電時間制御パルスｋとパルス幅ｔに
対応する。そして、このパルス幅はデコーダ１０
の出力d₁，d₂、ひいては記録ヘツド１の基材の温
度に対応するので、結局、前記通電時間は記録ヘ
ツド１の基材の温度に応じて段階的に変化される
ことになる。しかし、この従来装置では前記通電
時間の長さの段階を多数とするには、a₁〜a₃に相
当する基準電圧の数、ひいてはJ₁〜J₃に相当する
比較器の数を増加しなければならぬが、前記比較
器を多数とすることは、コストおよび実装面積等
の制約から困難であるので、前記比較器の数は
２，３に留めざるをえなかつた。

したがつて、発熱素子への通電時間の制御が十
分な精度で行われず、記録ヘツド１の基材の温度
上昇とともに得られる記録画像に明らかな濃淡変
化が認められるようになり、例えば一通の前半は
濃く、後半は淡いということも生じ、所期の効果
を十分得られないという欠点があつた。

本発明は、前記従来の欠点を解消するべくなさ
れたもので、実装、コスト等の面で不都合を生じ
ることなく、記録ヘツドの基材の温度変化に応じ
て発熱素子への通電時間を細かく切り換え、記録
ヘツド温度制御を精度良く行い、常に一定濃度の
美しい記録画像を得ることができる感熱記録装置
を提供することを目的とする。

以下本発明を図面に示す実施例に基づいて説明
する。第２および第３図は本発明の一実施例を示
す。２は前記従来装置の場合と同様の温度検出素
子であり、この温度検出素子の一端は接地され、
他端は抵抗３を介して温度検出素子電源端子４に
接続されている。１８は比較器であり、温度検出
素子２と抵抗３との接続点から出力される温度検
出素子２の出力電圧ｂとＤ／Ａ変換器１９の出力
Ｐとを比較し、ｂがｐより高いときにその出力ｑ
を“Ｈ”とする。

３０は比較器１８の出力ｑと、通電時間制御用
クロツク入力端子２０から入力する通電時間制御
用クロツクｒとを入力するANDゲートである。
なお、このANDゲート３０の入力として、本回
路を動作可能な状態にするイネーブル信号Ｓを追
加してもよい（この場合イネーブル信号Ｓが
“Ｈ”となると、本回路は動作可能な状態とな
る）。２１は、ANDゲート３０の出力ｙ、すなち
ANDゲート３０を通して入力するクロツクｒを
カウントする３段のバイナリーカウンタであり、
リセツト信号入力端子２２からリセツト信号ｕを
入力すると、クリアー状態となる。前記Ｄ／Ａ変
換器１９はカウンタ２１の各段の出力x₁〜x₃を
Ｄ／Ａ変換するものである。

１７は前記従来装置の場合と同様のパルス発生
回路であり、第３図はこのパルス発生回路１７の
具体的構成例を示す。すなわち、第３図におい
て、パルス発生回路１７はROM２３、カウンタ
２４、インバータ２５およびANDゲート２６か
らなる。前記ROM２３は、カウンタ２１の出力
x₁〜x₃をアドレス入力として、あらかじめ書き込
まれている通電時間設定データを読み出される。

前記ANDゲート２６は、一方の入力に前記従
来装置と同様の走査タイミング発生回路（図示せ
ず）からクロツクｅを入力し、他方の入力にカウ
ンタ２４のキヤリー出力ｚをインバータ２５を介
して入力する。また、前記カウンタ２４は、クロ
ツク入力にANDゲート２６を介してクロツクｅ
を入力し、ロード入力に前記走査タイミング発生
回路からタイミングパルスｈを入力する。そし
て、同カウンタ２４は、タイミングパルスｈを入
力すると、ROM２３の出力をプリセツト値とし
てロードされる。通電時間制御パルスｋは、イン
バータ２５から出力される。

次に、本実施例の動作を第４図および第５図に
示すタイムチヤートおよび電圧波形図とともに説
明する。なお、第４図のタイムチヤートは、数十
分間の時間の経過を示しているが、同図中のt₁，
t₂のみは便宜上非常に大きく拡大して描いてい
る。

まず記録ヘツド１の基材の温度がほぼ室温に近
い状態になつている時に、本装置の動作が開始さ
れたとすると、この動作開始時には温度検出素子
２の出力電圧ｂは第４図のｂの曲線の左端の点Ｗ
で示されるように低い値となつている。

そして、この動作開始時にカウンタ２１にリセ
ツト信号ｕが与えられると、同カウンタ２１の出
力x₁〜x₃は“０”となり、Ｄ／Ａ変換器１９の出
力Ｐはその最低電圧となる。ここで、このＤ／Ａ
変換器１９の最低電圧は、記録ヘツド１の基材の
温度が室温付近にある場合の温度検出素子２の出
力電圧ｂより低く設定されている。したがつて、
比較器１８の出力ｑは“Ｈ”となる。

これにより、ANDゲート３０が開かれ、クロ
ツクｒがカウンタ２１へ入力され、カウンタ２１
が同クロツクｒを計数するので、カウンタ２１の
出力x₁〜x₃は（000）→（001）→（010）→…と
変化する。すると、これに伴つてＤ／Ａ変換器１
９の出力Ｐが階段状に上昇して行く。

このような動作が続けられると、いずれＤ／Ａ
変換器１９の出力Ｐの方が温度検出素子２の出力
ｂよりレベルが高くなり、そのとき比較器１８の
出力ｑは“Ｌ”となり、ANDゲート３０は閉じ
られる。

したがつて、クロツクｒがカウンタ２１に入力
されなくなり、同カウンタ２１の出力x₁〜x₃は変
化しなくなるので、第４図イの部分で示されるよ
うにＤ／Ａ変換器１９の出力Ｐは一定値に保持さ
れるようになる。

しかし、後で詳しく説明するように、前記動作
開始以後、カウンタ２１の出力x₁〜x₃に対応する
通電時間にて発熱素子への通電が繰り返されてい
るので、さらに時間が経過すると、記録ヘツド１
の基材の温度が上昇してきて、温度検出素子２の
出力ｂの方がＤ／Ａ変換器１９の出力Ｐより高い
レベルになる。これにより比較器１８の出力ｑが
再び“Ｈ”となり、ANDゲート３０が開き、カ
ウンタ２１はクロツクｒを１つ計数する。

すると、同カウンタ２１の出力x₁〜x₃の値は１
だけ増加し、Ｄ／Ａ変換器１９の出力ｂもそれに
見合うだけ上昇するので、ロのようにＰの方がｂ
よりまたレベルが高くなる。

したがつて、比較器１８の出力ｑは“Ｌ”とな
り、ANDゲート３０が閉じられ、カウンタ２１
はクロツクｒを計数しなくなる。

そして、以後同様の動作が繰り返され、Ａ／Ｄ
変換器１９の出力Ｐは常に温度検出素子２の出力
ｂよりやや高い点で安定しようとするので、Ｄ／
Ａ変換器１９の出力Ｐは記録ヘツド１の基材の温
度にほぼ対応した値となる。

これゆえ、次のようにしてカウンタ２１の出力
x₁〜x₃に応じて発熱素子への通電時間が制御され
ることにより、記録ヘツド１の基材の温度に応じ
て前記通電時間が制御されることになる。

すなわち、カウンタ２１の出力x₁〜x₃がアドレ
ス入力となることにより、このx₁〜x₃に対応する
値の通電時間設定データがROM２３から読み出
される。そして、この通電時間設定データがタイ
ミングパルスｈをタイミングとしてカウンタ２４
にプリセツト値としてロードされる。すると、カ
ウンタ２４のキヤリー出力ｚが“Ｌ”となり、
ANDゲート２６が開かれ、カウンタ２４は同ゲ
ート２６を通して入力するクロツクｅを計数し始
める。そして、カウンタ２５が前記プリセツト値
によつて決定される数だけクロツクｅを計数する
と、同カウンタ２４のキヤリー出力ｚは“Ｈ”と
なる。

すると、ゲート２６が閉じられるので、カウン
タ２４はクロツクｅを入力されなくなるため、前
記キヤリー出力ｚはそのまま“Ｈ”に保持され
る。

そして、次のタイミングパルスｈがカウンタ２
４のロード入力に入力され、ROM２３から新た
な通電時間設定データがプリセツト値としてカウ
ンタ２４にロードされると、キヤリー出力ｚが再
び“Ｌ”となり、前記同様の動作が繰り返され
る。したがつて、キヤリー出力ｚの反転信号であ
る通電時間制御パルスｋは、前記通電時間設定デ
ータ、ひいてはカウンタ２１の出力x₁〜x₃に対応
する時間だけ“Ｈ”になることになる。これによ
り、前記のように記録ヘツド１の基材の温度に応
じて発熱素子へ通電時間が制御される。

前記通電時間制御パルスｋのパルス幅ｔは、記
録ヘツド１の基材の温度が高くなるにつれて短く
なるようにしなければならないが、その具体的な
値は、記録ヘツド１の特性、記録紙の特性、およ
び記録速度等に応じて設定する必要がある。第５
図は、カウンタ２１の出力x₁〜x₃がとる各値に対
する通電時間制御信号ｋのパルス幅ｔの設定例を
示す。

なお、第５図において、x₁〜x₃が“７”の場合
のｋのパルス幅ｔが非常に狭くなつているが、こ
れは万一何らかの原因により記録ヘツド１の基材
が異常に高温になつた場合には、発熱素子へ印加
する電力を非常に小さくして、記録ヘツドＯ破壊
を防止するためである。

ところで、カウンタ２１の出力x₁〜x₃は、記録
ヘツド１の基材の温度が上昇している時には、前
記のように温度検出素子２の出力ｂに追従して行
くが、記録ヘツド１の基材の温度が降下する場合
には、追従しない。したがつて第４図のタイムチ
ヤートの右端付近に示すように適当なタイミング
においてリセツトパルスｕをカウンタ２１に与
え、同カウンタ２１をリセツトする必要がある。
そして、このリセツトの後は、カウンタ２１の出
力x₁〜x₃は再び温度検出素子２の出力ｂに追従し
ていく。

ここで、リセツトパルスｕが出力されてから
Ｄ／Ａ変換器１９の出力Ｐが温度検出素子２の出
力ｂとほぼ等しくなるまでにかかる時間（第５図
におけるt₁，t₂に相当する時間）は、クロツクｒ
の周波数に依存し、同周波数が高いほどその時間
は短くなる。そして、クロツクｒはいくら高くし
ても（数Mzまで）他に悪影響が出ないので、前
記時間は他の動作タイミングに比べ十分無視でき
るほど短くできるため（前記のように第５図の
t₁，t₂は便宜上拡大して描いてある）、リセツト
信号ｕの出力を各ラインの走査の合間毎に行い記
録画像に影響が生じないようにすることができ
る。

さて、本装置では、カウンタ２１の出力および
パルス発生回路１７の入力のビツト数を増加する
だけで、発熱素子への通電時間の調整段階数を増
加できるので、前記従来装置のように部品点数の
増加による実装上の問題やコスト上昇を招くこと
なく記録ヘツド１の基材の温度変化に応じて発熱
素子への通電時間を非常に細く調整することがで
きる。

そして、これにより常に一定な濃度の美しい記
録画像を得ることができるとともに、記録ヘツド
１の温度が異常に上昇する虞れも非常に少なくな
る。

以上のように本発明による感熱記録装置は、記
録ヘツドの基材の温度を検出する温度検出素子
と、カウンタと、このカウンタの出力をＤ／Ａ変
換するＤ／Ａ変換器と、このＤ／Ａ変換器の出力
と、前記温度検出素子の出力とを比較する比較器
と、前記カウンタの出力に応じて前記発熱素子へ
の通電時間を制御する回路とを有してなり、前記
カウンタは前記比較器の出力に応じてクロツクの
計数を行うようにしたことにより、実装上の問題
やコスト上昇を招くことなく、記録ヘツドの基材
の温度変化に応じて発熱素子への通電時間を細か
く制御し、記録濃度を常に一定にすることができ
るという優れた効果を得られるものである。

【図面の簡単な説明】

第１図は従来の感熱記録装置を示す回路図、第
２図は本発明による感熱記録装置の一実施例の要
部を示す回路図、第３図は前記実施例におけるパ
ルス発生回路の具体的構成例を示す回路図、第４
図は前記実施例のタイミングチヤート、第５図は
前記実施例における通電時間制御パルスのパルス
幅の設定例を示す電圧波形図である。１……記録ヘツド、２……温度検出素子、１７
……パルス発生回路、１８……比較器、１９……
Ｄ／Ａ変換器、２１……カウンタ、３０……
ANDゲート、A₁〜A_no……発熱素子、ｒ……通
電時間制御用クロツク。

Claims

【特許請求の範囲】

１発熱素子を備えた記録ヘツドと、この記録ヘ
ツドの基材の温度を検出する温度検出素子と、ク
ロツクを計数する計数手段と、この計数手段の出
力をＤ／Ａ変換するＤ／Ａ変換手段と、このＤ／
Ａ変換手段の出力と前記温度検出素子の出力とを
比較する比較手段と、前記計数手段の出力に応じ
て前記発熱素子への通電時間を段階的に制御する
手段とを有してなり、前記比較手段の前記温度検
出素子の出力と前記Ｄ／Ａ変換手段の出力との不
一致検知信号により前記計数手段がクロツクの計
数を行うよう構成された感熱記録装置。