JPH0354907A - 増幅装置 - Google Patents
増幅装置Info
- Publication number
- JPH0354907A JPH0354907A JP1191127A JP19112789A JPH0354907A JP H0354907 A JPH0354907 A JP H0354907A JP 1191127 A JP1191127 A JP 1191127A JP 19112789 A JP19112789 A JP 19112789A JP H0354907 A JPH0354907 A JP H0354907A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- fet
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009264 composting Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光通信用前記増幅装置として用いられる増幅装
置に関するものである。
置に関するものである。
従来、光通信においては、第６図に示すようにフォドタ
イオード１で光信号を受信し、これによって得られる信
号を増幅率（一Ａ）の増幅器２に導き増幅して出力端子
３から信号電圧Ｖ を得Ｏｕｔ ている。増幅器２は帰還抵抗Ｒｆが外付けあるいは集積
化されたトランスインピーダンス型と称されるもので、
例えば、電子情報通信学会技術報告（１９８６年ＯＱＥ
８６−６８ Ｐ．５１〜Ｐ，５６）に示され、第７図
に図示の回路と等価なものである。
イオード１で光信号を受信し、これによって得られる信
号を増幅率（一Ａ）の増幅器２に導き増幅して出力端子
３から信号電圧Ｖ を得Ｏｕｔ ている。増幅器２は帰還抵抗Ｒｆが外付けあるいは集積
化されたトランスインピーダンス型と称されるもので、
例えば、電子情報通信学会技術報告（１９８６年ＯＱＥ
８６−６８ Ｐ．５１〜Ｐ，５６）に示され、第７図
に図示の回路と等価なものである。
この第５図の回路では、ＦＥＴＱ，Ｑ２から１
なるインバータ段とＦＥＴＱ，Ｑ４からなるレ３
ベルシフト／バッファ段とが同一電源ＶＤＤにより駆動
されている。ＦＥＴＱ ，Ｑ４はゲート・ソ２ −ス間が短絡された定電流負荷となっている。レベルシ
フト用のダイオードＤ ， Ｄ ２は所定のバ１ イアス点を決定する機能を有する。かかる構成の回路に
よれば、入力信号を増幅率（Ａ）で増幅し反転した出力
信号Ｖ を得ることができる。
されている。ＦＥＴＱ ，Ｑ４はゲート・ソ２ −ス間が短絡された定電流負荷となっている。レベルシ
フト用のダイオードＤ ， Ｄ ２は所定のバ１ イアス点を決定する機能を有する。かかる構成の回路に
よれば、入力信号を増幅率（Ａ）で増幅し反転した出力
信号Ｖ を得ることができる。
Ｏｕｔ
〔発明が解決しようとする課題〕
しかしながら、上記のような増幅装置によると、フォト
ダオード１に過大な入力が到来したとき増幅装置の飽和
が生じ実用に適さなくなる。即ち、飽和のためにダイナ
ミックレンジがたかだか２５ｄＢ程度であり、送信側の
出力の大小、送受間の減衰度の大小など様々な外的条件
の変化を吸収した的確な信号受信を行い得ないという問
題があった。
ダオード１に過大な入力が到来したとき増幅装置の飽和
が生じ実用に適さなくなる。即ち、飽和のためにダイナ
ミックレンジがたかだか２５ｄＢ程度であり、送信側の
出力の大小、送受間の減衰度の大小など様々な外的条件
の変化を吸収した的確な信号受信を行い得ないという問
題があった。
具体的には、第７図に示す回路に、第８図に示すような
３ ０ ０ Ｍ ｂ ｐ ｓのｒＯＪ ，ｒｌＪ （７
）繰り返しからなるＮＲＺ信号を、人力光電流０．１ｍ
Ａで加えた場合（ｃ ａ ｓ ｅ １）と入力光電流１
ｍＡで加えた場合（ｃａｓｅ２）には、出力端子３から
第９図に示されるような出力信号が得られる。
３ ０ ０ Ｍ ｂ ｐ ｓのｒＯＪ ，ｒｌＪ （７
）繰り返しからなるＮＲＺ信号を、人力光電流０．１ｍ
Ａで加えた場合（ｃ ａ ｓ ｅ １）と入力光電流１
ｍＡで加えた場合（ｃａｓｅ２）には、出力端子３から
第９図に示されるような出力信号が得られる。
つまり、第９図に明らかな如く、ｅａｓｅｌでは出力信
号に大きな歪みはみられないが、ｃａｓｅ２では出力信
号が大きく歪み、もはや入力信号を再生するのが不可能
に近いことがわかる。
号に大きな歪みはみられないが、ｃａｓｅ２では出力信
号が大きく歪み、もはや入力信号を再生するのが不可能
に近いことがわかる。
上記現象を詳しく解析するために、第７図の各ＦＥＴＱ
ｔ−Ｑ４のドレイン・ソース間電圧をモニタし、ＦＥＴ
Ｑ，Ｑ のゲート・ソース間電ｉ３ 圧をモニタした結果を第１０図（ａ），（ｂ）、第１１
図（ａ），（ｂ）に示す。これらの図において、記号Ｑ
−Ｑ は第７図の各ＦＥＴＱ１〜ｌ４ Ｑ４に対応する曲線を示す。これらの図から、入ノノ電
流ｉＰＤが所定値を越え、これに伴って出力電圧値Ｖ
が所定値を越えるようになると、増幅ｏｕｔ 器２を構成するＦＥＴ中にはドレイン・ソース間電圧が
ＦＥＴの非飽和領域（この例ではＩＶ以下）に入るもの
が生じたり、ゲート・ソース間電圧がＦＥＴのスレッシ
ョールド電圧（ピンチオフ電圧で、この例では−ＩＶ）
近くなるものが生じることから、増幅装置の出力信号が
大きく歪むことがわかる。
ｔ−Ｑ４のドレイン・ソース間電圧をモニタし、ＦＥＴ
Ｑ，Ｑ のゲート・ソース間電ｉ３ 圧をモニタした結果を第１０図（ａ），（ｂ）、第１１
図（ａ），（ｂ）に示す。これらの図において、記号Ｑ
−Ｑ は第７図の各ＦＥＴＱ１〜ｌ４ Ｑ４に対応する曲線を示す。これらの図から、入ノノ電
流ｉＰＤが所定値を越え、これに伴って出力電圧値Ｖ
が所定値を越えるようになると、増幅ｏｕｔ 器２を構成するＦＥＴ中にはドレイン・ソース間電圧が
ＦＥＴの非飽和領域（この例ではＩＶ以下）に入るもの
が生じたり、ゲート・ソース間電圧がＦＥＴのスレッシ
ョールド電圧（ピンチオフ電圧で、この例では−ＩＶ）
近くなるものが生じることから、増幅装置の出力信号が
大きく歪むことがわかる。
そこで本発明は、過大入力時の飽和特性が改善され、大
きな人力光電流が到来したときにも歪みのない出力信号
を得ることができ、光通信に用いた場合には送信側の出
力の大小、送受間の減衰度の大小など様々な外的条件の
変化を、光減衰器等を用いることはなく吸収し得る増幅
装置を提供することを目的とする。
きな人力光電流が到来したときにも歪みのない出力信号
を得ることができ、光通信に用いた場合には送信側の出
力の大小、送受間の減衰度の大小など様々な外的条件の
変化を、光減衰器等を用いることはなく吸収し得る増幅
装置を提供することを目的とする。
本発明に係る増幅装置は、帰還抵抗が接続されたトラン
スインピーダンス型増幅器と、上記帰還抵抗に並列に接
続されたトランジスタゲートと、ゲート制御部とを備え
、このゲート制御部は増幅器の出力端子に接続され、こ
の出力電圧を抵抗分割する回路であって、当該分圧電圧
を出力電圧との差電圧に基づきトランジスタゲートの開
閉を制御するように構成したことを特徴とする。
スインピーダンス型増幅器と、上記帰還抵抗に並列に接
続されたトランジスタゲートと、ゲート制御部とを備え
、このゲート制御部は増幅器の出力端子に接続され、こ
の出力電圧を抵抗分割する回路であって、当該分圧電圧
を出力電圧との差電圧に基づきトランジスタゲートの開
閉を制御するように構成したことを特徴とする。
本発明に係る増幅装置は、以上の通りに構成されるので
、トランスインピーダンス型増幅器に過大な人力が到来
した場合、出力電圧が低下してトランジスタゲートが開
となるように、入力信号及びゲート制御部によりトラン
ジスタゲートが遷移させられる。この結果、増幅器の入
出力間にバイパスルートが形成され、出力電圧Ｖ が
所定電ｏｕｔ 圧以下には低下しなくなり、増幅装置の飽和の度合を弱
くできる。
、トランスインピーダンス型増幅器に過大な人力が到来
した場合、出力電圧が低下してトランジスタゲートが開
となるように、入力信号及びゲート制御部によりトラン
ジスタゲートが遷移させられる。この結果、増幅器の入
出力間にバイパスルートが形成され、出力電圧Ｖ が
所定電ｏｕｔ 圧以下には低下しなくなり、増幅装置の飽和の度合を弱
くできる。
以下、添付図面の第１図ないし第５図を参照して本発明
の一実施例に係る増幅装置を説明する。
の一実施例に係る増幅装置を説明する。
なお、図面の説明において、同一の要素には同一の符号
を付し、重複する説明を省略する。
を付し、重複する説明を省略する。
第１図は本発明の一実施例に係る増幅装置の構成図を示
す。この実施例では、トランジスタゲートとしてＦＥＴ
Ｑ５を用い、そのドレインをトランスインピーダンス型
増幅器２の人力端子に接続し、同じくソースを増幅器２
の出力単位に接続する。また、増幅器２の出力端子にＦ
ＥＴＱ６のゲートを接続し、このゲートから出力信号Ｖ
をｏｕｔ 得るようにする。ソースフォロヮのＦＥＴＱ６のソース
とアースとの間に抵抗Ｒ，Ｒ２の直列回ｌ 路を設け、ソース電圧を分圧してＦＥＴＱ５のゲートに
与える。ＦＥＴＱ６のドレインには電圧ＶＤＤが与えら
れている。
す。この実施例では、トランジスタゲートとしてＦＥＴ
Ｑ５を用い、そのドレインをトランスインピーダンス型
増幅器２の人力端子に接続し、同じくソースを増幅器２
の出力単位に接続する。また、増幅器２の出力端子にＦ
ＥＴＱ６のゲートを接続し、このゲートから出力信号Ｖ
をｏｕｔ 得るようにする。ソースフォロヮのＦＥＴＱ６のソース
とアースとの間に抵抗Ｒ，Ｒ２の直列回ｌ 路を設け、ソース電圧を分圧してＦＥＴＱ５のゲートに
与える。ＦＥＴＱ６のドレインには電圧ＶＤＤが与えら
れている。
このような構成において、入カ光電流’ ＰＤが増加す
ると、ａ点の電位（Ｖ ）が低下する。こｏｕｔ れに応じて、ｂ点の電位も低下するがその変動量は、Ｆ
ＥＴＱ の相互コンダンタンスｇ ，ドレ６ｍ インコンダクタンスをｇｄとすると、 （ｂ点の電位変動量） ｍ（ａ点の電位変動量） Ｘ （ｇ， Ｒ２ ） ／＋
１＋（Ｒ ＋Ｒ ） （ｇ ＋ｇｄ）＋１
２ Ｉｎ となる。ここで、右辺の係数は常に１より小さく、その
量はＦＥＴＱ６のゲート幅、スレツショルド電圧、抵抗
Ｒ ，Ｈ の抵抗値により調整可ｌ２ 能である。このように、ｂ点の電位変動量はａ点のそれ
よりも小さいため、人力光電流が’ ＰＤが増加すると
、ＦＥＴＱ５のゲート●ソース間電圧が大きくなる。従
って、人力光電流ｉＰＤがゼロのときのバイアス状態で
ＦＥＴＱ５がオフ状態にあり、人力光電流ｉＰＤが所定
値を越えたとき、ＦＥＴＱ５がオン状態となるように、
上記各定数を設定する。かくして、ＦＥＴＱ ，抵抗
Ｒ ，Ｒ はｅ １２ ゲート制御部として働く。
ると、ａ点の電位（Ｖ ）が低下する。こｏｕｔ れに応じて、ｂ点の電位も低下するがその変動量は、Ｆ
ＥＴＱ の相互コンダンタンスｇ ，ドレ６ｍ インコンダクタンスをｇｄとすると、 （ｂ点の電位変動量） ｍ（ａ点の電位変動量） Ｘ （ｇ， Ｒ２ ） ／＋
１＋（Ｒ ＋Ｒ ） （ｇ ＋ｇｄ）＋１
２ Ｉｎ となる。ここで、右辺の係数は常に１より小さく、その
量はＦＥＴＱ６のゲート幅、スレツショルド電圧、抵抗
Ｒ ，Ｈ の抵抗値により調整可ｌ２ 能である。このように、ｂ点の電位変動量はａ点のそれ
よりも小さいため、人力光電流が’ ＰＤが増加すると
、ＦＥＴＱ５のゲート●ソース間電圧が大きくなる。従
って、人力光電流ｉＰＤがゼロのときのバイアス状態で
ＦＥＴＱ５がオフ状態にあり、人力光電流ｉＰＤが所定
値を越えたとき、ＦＥＴＱ５がオン状態となるように、
上記各定数を設定する。かくして、ＦＥＴＱ ，抵抗
Ｒ ，Ｒ はｅ １２ ゲート制御部として働く。
このように構成した場合のＦＥＴＱ５のゲート・ソース
間電圧Ｖ と増幅装置の出力信号Ｖ。ｕｔｇｓ との人力光電流依存性を第２図に示し、帰還抵抗電流ｉ
とＦＥＴＱ５へのバイパス電流ＩＱとのＲ 入力光電流依存性を第３図に示す。これらの図から、入
力光電流がｉＰＤが大きくなり、ＦＥＴＱ５のゲート・
ソースドレイン間電圧Ｖ が−０．９ｇＳ ■を越える前あたりからバイパス電流ＩＱが流れ始め、
出力電圧Ｖ の減少傾向を抑止することｏｕｔ がわかる。
間電圧Ｖ と増幅装置の出力信号Ｖ。ｕｔｇｓ との人力光電流依存性を第２図に示し、帰還抵抗電流ｉ
とＦＥＴＱ５へのバイパス電流ＩＱとのＲ 入力光電流依存性を第３図に示す。これらの図から、入
力光電流がｉＰＤが大きくなり、ＦＥＴＱ５のゲート・
ソースドレイン間電圧Ｖ が−０．９ｇＳ ■を越える前あたりからバイパス電流ＩＱが流れ始め、
出力電圧Ｖ の減少傾向を抑止することｏｕｔ がわかる。
第４図には第６図の従来例に対応し、ＩＣ化できる実施
例が示されている。
例が示されている。
この実施例において、ＦＥＴＱ −Ｑ６のスレｌ
ッショルド電圧はいずれもが−１ｖとし、それぞれのＦ
ＥＴのゲート幅を順に、１５０μｍ１７５μｍ，１ ５
０μｍ，１ ５０μｍ，１ ００μｍ，１５μｍとした
。帰還抵抗Ｒ，の抵抗値は２ＫΩ分圧抵抗Ｒ，Ｒ２の抵
抗値は９００Ω，１００ｌ Ωである。
ＥＴのゲート幅を順に、１５０μｍ１７５μｍ，１ ５
０μｍ，１ ５０μｍ，１ ００μｍ，１５μｍとした
。帰還抵抗Ｒ，の抵抗値は２ＫΩ分圧抵抗Ｒ，Ｒ２の抵
抗値は９００Ω，１００ｌ Ωである。
このような構或の回路に、第８図に示すような３ ０
０ Ｍ ｂ ｐ ｓのｒＯＪ．ｒｌＪの繰り返しからな
るＮＲＺ信号を加えた。ここでも、人力光電流が０．１
ｍＡのときｃａｓｅ １とし、１ｍＡのときにをｃａｓ
ｅ２とする。
０ Ｍ ｂ ｐ ｓのｒＯＪ．ｒｌＪの繰り返しからな
るＮＲＺ信号を加えた。ここでも、人力光電流が０．１
ｍＡのときｃａｓｅ １とし、１ｍＡのときにをｃａｓ
ｅ２とする。
この結果、出力端子３からは第３図に示されるような出
力信号を得ることができた。即ち、増幅器２が飽和しな
い場合（ｃａｓｅｌ）では従来と同様に入力信号を大き
く歪ませることなく出力信号を得ることができ、かつ、
従来では飽和して入力信号の再生が不可能となる場合（
ｃａｓｅ２）でも、この実施例では入力信号を大きく歪
ませることなく出力信号を得ることができた。つまり、
従来の飽和時の出力波形のパルス幅歪みを大幅に補正で
きた。この増幅装置を用いると、ダイナミックレンジが
広いため、光通信の信号の大小変動を光減衰器等の他の
部品を用いることなく吸収できる。
力信号を得ることができた。即ち、増幅器２が飽和しな
い場合（ｃａｓｅｌ）では従来と同様に入力信号を大き
く歪ませることなく出力信号を得ることができ、かつ、
従来では飽和して入力信号の再生が不可能となる場合（
ｃａｓｅ２）でも、この実施例では入力信号を大きく歪
ませることなく出力信号を得ることができた。つまり、
従来の飽和時の出力波形のパルス幅歪みを大幅に補正で
きた。この増幅装置を用いると、ダイナミックレンジが
広いため、光通信の信号の大小変動を光減衰器等の他の
部品を用いることなく吸収できる。
なお、これに限定されないが、本実施例のＦＥＴはいず
れもディブレッション型である。
れもディブレッション型である。
以上、詳細に説明したように本発明によれば、トランス
インピーダンス型増幅器の入出力間の電位差に基づいて
、ゲート手段によりバイパスルートが開とされて出力電
圧の低下を防止するように働くので、増幅器の飽和度が
弱められ、大きな人力光電流が到来しても歪みのない出
力信号を得ることができる。従って、本発明の装置を光
通信に用いた場合には、送信側の出力の大小、送受間の
減衰度の大小など様々な外的条件の変化を、他の構成を
用いることなしに吸収できる。
インピーダンス型増幅器の入出力間の電位差に基づいて
、ゲート手段によりバイパスルートが開とされて出力電
圧の低下を防止するように働くので、増幅器の飽和度が
弱められ、大きな人力光電流が到来しても歪みのない出
力信号を得ることができる。従って、本発明の装置を光
通信に用いた場合には、送信側の出力の大小、送受間の
減衰度の大小など様々な外的条件の変化を、他の構成を
用いることなしに吸収できる。
第１図は本発明の一実施例に係る増幅装置の構成図、第
２図は増幅装置の出力電圧及びＦＥＴＱ５のゲート番ソ
ース間電圧の人力光電流依存性を示す図、第３図は増幅
装置の帰還電流及びバ・『パス電流の入力光電流依存性
を示す図、第４図はＦＥＴを用いて構戊した他の実施例
に係る増幅装置の回路図、第５図は第４図の装置の出力
信号を示す図、第６図および第７図は従来の堆幅装置の
構成図、第８図は入力光信号の例を示す図、第９図は第
７図の従来例による出力信号を示す図、第１０図は第７
図の従来例におけるＦＥＴのドレイン・ソース間電圧の
変化を示す図、第１１図は第７図の従来例におけるゲー
ト・ソース間電圧を示す図である。 １・・・フォトダイオード、２・・・増幅器、３・・・
出力端子、Ｑ ・・・ゲート手段、Ｒ，・・・帰還抵抗
、５ Ｑ −Ｑ ・・・ＦＥＴ，Ｄ ，Ｄ２・・・レベ
ルシフト１５ １ 用のダイオード。
２図は増幅装置の出力電圧及びＦＥＴＱ５のゲート番ソ
ース間電圧の人力光電流依存性を示す図、第３図は増幅
装置の帰還電流及びバ・『パス電流の入力光電流依存性
を示す図、第４図はＦＥＴを用いて構戊した他の実施例
に係る増幅装置の回路図、第５図は第４図の装置の出力
信号を示す図、第６図および第７図は従来の堆幅装置の
構成図、第８図は入力光信号の例を示す図、第９図は第
７図の従来例による出力信号を示す図、第１０図は第７
図の従来例におけるＦＥＴのドレイン・ソース間電圧の
変化を示す図、第１１図は第７図の従来例におけるゲー
ト・ソース間電圧を示す図である。 １・・・フォトダイオード、２・・・増幅器、３・・・
出力端子、Ｑ ・・・ゲート手段、Ｒ，・・・帰還抵抗
、５ Ｑ −Ｑ ・・・ＦＥＴ，Ｄ ，Ｄ２・・・レベ
ルシフト１５ １ 用のダイオード。
Claims (1)
- 【特許請求の範囲】 帰還抵抗が接続されたトランスインピーダンス型増幅器
と、 前記帰還抵抗に並列に接続されたトランジスタゲートと
、 前記増幅器の出力端子に接続され、この増幅器の出力電
圧を分圧抵抗によって分圧した電圧に基づき前記トラン
ジスタゲートの開閉を制御するゲート制御部とを備えた
ことを特徴とする増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1191127A JPH0354907A (ja) | 1989-07-24 | 1989-07-24 | 増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1191127A JPH0354907A (ja) | 1989-07-24 | 1989-07-24 | 増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0354907A true JPH0354907A (ja) | 1991-03-08 |
Family
ID=16269320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1191127A Pending JPH0354907A (ja) | 1989-07-24 | 1989-07-24 | 増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0354907A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008120304A1 (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Limited | 仮想機構シミュレータおよび仮想機構シミュレートプログラム |
-
1989
- 1989-07-24 JP JP1191127A patent/JPH0354907A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008120304A1 (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Limited | 仮想機構シミュレータおよび仮想機構シミュレートプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10139436B2 (en) | Method and system for a wideband CMOS RMS power detection scheme | |
| US4623786A (en) | Transimpedance amplifier with overload protection | |
| EP0568880B1 (en) | Preamplifier for optical communication having a gain control circuit | |
| US5030925A (en) | Transimpedance amplifier | |
| KR100887893B1 (ko) | 새로운 ａｇｃ 트랜스임피던스 증폭기 | |
| CA1186754A (en) | Fet amplifier with wide dynamic range | |
| US6359517B1 (en) | Photodiode transimpedance circuit | |
| US20050052247A1 (en) | Triode region mosfet current source to bias a transimpedance amplifier | |
| US6414547B1 (en) | Variable gain RF amplifier | |
| US11411542B2 (en) | Transimpedance amplifier circuit | |
| JPH04306905A (ja) | 増幅装置 | |
| JPS5929013B2 (ja) | 光ａｇｃ回路 | |
| US6331802B1 (en) | Linear gain control amplifier | |
| US6714082B2 (en) | Semiconductor amplifier circuit | |
| JPH0354907A (ja) | 増幅装置 | |
| US9826291B2 (en) | Low distortion single-to-differential wide-band variable gain amplifier for optical communications | |
| JPH0354905A (ja) | 増幅装置 | |
| JPH04306904A (ja) | 増幅装置 | |
| JPH0354908A (ja) | 増幅装置 | |
| JPH0354906A (ja) | 増幅装置 | |
| JPH0354909A (ja) | 増幅装置 | |
| Lizama et al. | 1-6 GHz GaAs MMIC linear attenuator with integral drivers | |
| JPH0397302A (ja) | 増幅装置 | |
| JPH0397303A (ja) | 増幅装置 | |
| JPH0397304A (ja) | 増幅装置 |