JPH04306904A - 増幅装置 - Google Patents
増幅装置Info
- Publication number
- JPH04306904A JPH04306904A JP3071153A JP7115391A JPH04306904A JP H04306904 A JPH04306904 A JP H04306904A JP 3071153 A JP3071153 A JP 3071153A JP 7115391 A JP7115391 A JP 7115391A JP H04306904 A JPH04306904 A JP H04306904A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- gate
- input
- output terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は光通信用の前置増幅装置
として用いられる増幅装置に関するものである。
として用いられる増幅装置に関するものである。
【０００２】
【従来の技術】従来、光通信においては、図４に示すよ
うにフォトダイオード１で光通信を受信し、これによっ
て得られる信号を増幅率（−Ａ）の増幅器２に導き、増
幅して出力端子３から信号電圧Ｖｏｕｔ を得ている。 増幅器２は帰還抵抗Ｒｆ が外付けあるいは集積化され
たトランスインピーダンス型と称されるもので、例えば
、電子情報通信学会技術報告（１９８６年ＯＱＥ８６−
６８ ｐ．５１〜ｐ．５６）に示され、図５に図示の
回路と等価なものである。
うにフォトダイオード１で光通信を受信し、これによっ
て得られる信号を増幅率（−Ａ）の増幅器２に導き、増
幅して出力端子３から信号電圧Ｖｏｕｔ を得ている。 増幅器２は帰還抵抗Ｒｆ が外付けあるいは集積化され
たトランスインピーダンス型と称されるもので、例えば
、電子情報通信学会技術報告（１９８６年ＯＱＥ８６−
６８ ｐ．５１〜ｐ．５６）に示され、図５に図示の
回路と等価なものである。
【０００３】この図５の回路では、ＦＥＴＱ１ ，Ｑ２
からなるインバータ段とＦＥＴＱ３ ，Ｑ４ からな
るレベルシフト／バッファ段とが同一電源ＶＤＤにより
駆動されている。ＦＥＴＱ２ ，Ｑ４ はゲート・ソー
ス間が短絡された定電流負荷となっている。レベルシフ
ト用のダイオードＤ１ ，Ｄ２ は所定のバイアス点を
決定する機能を有する。かかる構成の回路によれば、入
力信号を増幅率（Ａ）で増幅し反転した出力信号Ｖｏｕ
ｔ を得ることができる。
からなるインバータ段とＦＥＴＱ３ ，Ｑ４ からな
るレベルシフト／バッファ段とが同一電源ＶＤＤにより
駆動されている。ＦＥＴＱ２ ，Ｑ４ はゲート・ソー
ス間が短絡された定電流負荷となっている。レベルシフ
ト用のダイオードＤ１ ，Ｄ２ は所定のバイアス点を
決定する機能を有する。かかる構成の回路によれば、入
力信号を増幅率（Ａ）で増幅し反転した出力信号Ｖｏｕ
ｔ を得ることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような増幅装置によると、フォトダイオード１に過大な
入力が到来したとき増幅装置の飽和が生じ、実用に適さ
なくなる。即ち、飽和のためにダイナミックレンジがた
かたかだ２５ｄＢ程度であり、送信側の出力の大小、送
受間の減衰度の大小など、様々な外的条件の変化を吸収
した的確な信号受信を行い得ないという問題があった。
ような増幅装置によると、フォトダイオード１に過大な
入力が到来したとき増幅装置の飽和が生じ、実用に適さ
なくなる。即ち、飽和のためにダイナミックレンジがた
かたかだ２５ｄＢ程度であり、送信側の出力の大小、送
受間の減衰度の大小など、様々な外的条件の変化を吸収
した的確な信号受信を行い得ないという問題があった。
【０００５】具体的には、図５に示す回路に、図６に示
すような３００Ｍｂｐｓの「０」，「１」の繰り返しか
らなるＮＲＺ信号を、入力光電流０．１ｍＡで加えた場
合（ｃａｓｅ１）と、入力光電流１ｍＡで加えた場合（
ｃａｓｅ２）には、出力端子３から図７に示されるよう
な出力信号が得られる。つまり、図７に明らかな如く、
ｃａｓｅ１では出力信号に大きな歪みはみられないが、
ｃａｓｅ２では出力信号が大きく歪み、もはや入力信号
を再生するのが不可能に近いことがわかる。
すような３００Ｍｂｐｓの「０」，「１」の繰り返しか
らなるＮＲＺ信号を、入力光電流０．１ｍＡで加えた場
合（ｃａｓｅ１）と、入力光電流１ｍＡで加えた場合（
ｃａｓｅ２）には、出力端子３から図７に示されるよう
な出力信号が得られる。つまり、図７に明らかな如く、
ｃａｓｅ１では出力信号に大きな歪みはみられないが、
ｃａｓｅ２では出力信号が大きく歪み、もはや入力信号
を再生するのが不可能に近いことがわかる。
【０００６】上記現象を詳しく解析するために、図５の
各ＦＥＴＱ１ 〜Ｑ４ のドレイン・ソース間電圧をモ
ニタし、ＦＥＴＱ１ ，Ｑ３ のゲート・ソース間電圧
をモニタした結果を、図８、図９、図１０および図１１
に示す。 これらの図において、記号Ｑ１ 〜Ｑ４ は図５の各Ｆ
ＥＴＱ１ 〜Ｑ４ に対応する曲線を示す。これらの図
から、入力電流ｉＰＤが所定値を越え、これに伴って出
力電圧値Ｖｏｕｔ が所定値を越えるようになると、増
幅器２を構成するＦＥＴ中にはドレイン・ソース間電圧
がＦＥＴの非飽和領域（この例では１Ｖ以下）に入るも
のが生じたり、ゲート・ソース間電圧がＦＥＴのスレッ
ショールド電圧（ピンチオフ電圧で、この例では−１Ｖ
）近くなるものが生じることから、増幅装置の出力信号
が大きく歪むことがわかる。
各ＦＥＴＱ１ 〜Ｑ４ のドレイン・ソース間電圧をモ
ニタし、ＦＥＴＱ１ ，Ｑ３ のゲート・ソース間電圧
をモニタした結果を、図８、図９、図１０および図１１
に示す。 これらの図において、記号Ｑ１ 〜Ｑ４ は図５の各Ｆ
ＥＴＱ１ 〜Ｑ４ に対応する曲線を示す。これらの図
から、入力電流ｉＰＤが所定値を越え、これに伴って出
力電圧値Ｖｏｕｔ が所定値を越えるようになると、増
幅器２を構成するＦＥＴ中にはドレイン・ソース間電圧
がＦＥＴの非飽和領域（この例では１Ｖ以下）に入るも
のが生じたり、ゲート・ソース間電圧がＦＥＴのスレッ
ショールド電圧（ピンチオフ電圧で、この例では−１Ｖ
）近くなるものが生じることから、増幅装置の出力信号
が大きく歪むことがわかる。
【０００７】そこで本発明は、過大入力時の飽和特性が
改善され、大きな入力光電流が到来したときにも歪みの
ない出力信号を得ることができ、光通信用に用いた場合
には送信側の出力の大小、送受間の減衰度の大小など様
々な外的条件の変化を、光減衰器等を用いることなく吸
収し得る増幅装置を提供することを目的とする。
改善され、大きな入力光電流が到来したときにも歪みの
ない出力信号を得ることができ、光通信用に用いた場合
には送信側の出力の大小、送受間の減衰度の大小など様
々な外的条件の変化を、光減衰器等を用いることなく吸
収し得る増幅装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る増幅装置は
、入力端子と逆相出力端子との間に帰還抵抗が接続され
た差動型増幅器と、増幅器の入力端子と逆相出力端子と
の間に上記帰還抵抗に並列に接続されたゲート手段と、
増幅器の正相出力端子から得られる出力信号にもとづき
ゲート手段の開閉制御を行うゲート制御手段とを備えた
ことを特徴とする。
、入力端子と逆相出力端子との間に帰還抵抗が接続され
た差動型増幅器と、増幅器の入力端子と逆相出力端子と
の間に上記帰還抵抗に並列に接続されたゲート手段と、
増幅器の正相出力端子から得られる出力信号にもとづき
ゲート手段の開閉制御を行うゲート制御手段とを備えた
ことを特徴とする。
【０００９】
【作用】本発明に係る増幅装置は、以上の通りに構成さ
れるので、入力端子に到来する信号が過大となると正相
出力端子の出力信号が大きくなり、これに応じてゲート
制御手段がゲートを制御して帰還抵抗をバイパスして帰
還を働かせ、実効的にトランスインピーダンスを下げる
。
れるので、入力端子に到来する信号が過大となると正相
出力端子の出力信号が大きくなり、これに応じてゲート
制御手段がゲートを制御して帰還抵抗をバイパスして帰
還を働かせ、実効的にトランスインピーダンスを下げる
。
【００１０】
【実施例】以下、添付図面の図１ないし図３を参照して
、本発明の一実施例に係る増幅装置を説明する。なお、
図面の説明において、同一の要素には同一の符号を付し
重複する説明を省略する。
、本発明の一実施例に係る増幅装置を説明する。なお、
図面の説明において、同一の要素には同一の符号を付し
重複する説明を省略する。
【００１１】図１は本発明の一実施例に係る増幅装置の
構成を示す。この実施例では、差動型増幅器１０１の入
力端子１０２と逆相出力端子１０３との間に、帰還抵抗
Ｒｆ が接続されている。入力端子１０２にはフォトダ
イオード１０４が接続されている。フォトダイオード１
０４には所定のバイアスが与えられている。入力端子１
０２と逆相出力端子１０３との間には、帰還抵抗Ｒｆに
並列にゲート手段であるＦＥＴＱ１０が接続されている
。つまり、入力端子１０２側にはＦＥＴＱ１０のドレイ
ンが接続され、逆相出力端子１０３側にはＦＥＴＱ１０
のソースが接続される。一方、帰還型増幅器１０１の正
相出力端子１０５にはレベル変換回路１０６が接続され
ている。 レベル変換回路１０６は正相出力端子１０５の出力信号
を所定だけレベルシフトしてＦＥＴＱ１０のゲートへ与
える。即ち、入力端子１０２に所定以上の入力信号が到
来した場合にＦＥＴＱ１０がオン状態となるように、レ
ベル変換回路１０６のレベルシフト量が設定されている
。なお、差動型増幅器１０１のレファレンス端子には所
定の電源Ｖｒｅｆ が接続されている。
構成を示す。この実施例では、差動型増幅器１０１の入
力端子１０２と逆相出力端子１０３との間に、帰還抵抗
Ｒｆ が接続されている。入力端子１０２にはフォトダ
イオード１０４が接続されている。フォトダイオード１
０４には所定のバイアスが与えられている。入力端子１
０２と逆相出力端子１０３との間には、帰還抵抗Ｒｆに
並列にゲート手段であるＦＥＴＱ１０が接続されている
。つまり、入力端子１０２側にはＦＥＴＱ１０のドレイ
ンが接続され、逆相出力端子１０３側にはＦＥＴＱ１０
のソースが接続される。一方、帰還型増幅器１０１の正
相出力端子１０５にはレベル変換回路１０６が接続され
ている。 レベル変換回路１０６は正相出力端子１０５の出力信号
を所定だけレベルシフトしてＦＥＴＱ１０のゲートへ与
える。即ち、入力端子１０２に所定以上の入力信号が到
来した場合にＦＥＴＱ１０がオン状態となるように、レ
ベル変換回路１０６のレベルシフト量が設定されている
。なお、差動型増幅器１０１のレファレンス端子には所
定の電源Ｖｒｅｆ が接続されている。
【００１２】このような構成の増幅装置において、入力
光電流ｉＰＤの値が小さい場合にはＦＥＴＱ１０はオフ
状態となっており、帰還型増幅装置としての動作が行わ
れる。入力光電流ｉＰＤが大きくなり所定値を越えるよ
うになると、正相出力端子１０５に現われる信号も大と
なり、レベル変換回路１０６の出力信号の電位が上昇し
たＦＥＴＱ１０がオン状態となる。これによって帰還抵
抗Ｒｆのバイパスルートが形成されることとなり、実効
的なトランスインピーダンスを下げる。つまり、出力電
圧Ｖｏｕｔ の低下が所定以下へ進むことなく、増幅器
１０１の飽和の度合を抑えることができる。
光電流ｉＰＤの値が小さい場合にはＦＥＴＱ１０はオフ
状態となっており、帰還型増幅装置としての動作が行わ
れる。入力光電流ｉＰＤが大きくなり所定値を越えるよ
うになると、正相出力端子１０５に現われる信号も大と
なり、レベル変換回路１０６の出力信号の電位が上昇し
たＦＥＴＱ１０がオン状態となる。これによって帰還抵
抗Ｒｆのバイパスルートが形成されることとなり、実効
的なトランスインピーダンスを下げる。つまり、出力電
圧Ｖｏｕｔ の低下が所定以下へ進むことなく、増幅器
１０１の飽和の度合を抑えることができる。
【００１３】図２には図１に示した実施例をＦＥＴとダ
イオードによって構成したＩＣ化に好適な実施例が示さ
れている。ＦＥＴＱ１１〜Ｑ１５は差動型増幅器１０１
を構成する。ＦＥＴＱ１３のドレインから引き出された
出力信号はバッファ段を構成するＦＥＴＱ１６のゲート
に与えられ、ダイオードＤ２によって定電流負荷である
ＦＥＴＱ１８のドレインへ到る。ＦＥＴＱ１８のドレイ
ンからは逆相出力端子１０３が引き出され、また、帰還
抵抗Ｒｆ を介して入力端子１０２へ負帰還がかけられ
る。
イオードによって構成したＩＣ化に好適な実施例が示さ
れている。ＦＥＴＱ１１〜Ｑ１５は差動型増幅器１０１
を構成する。ＦＥＴＱ１３のドレインから引き出された
出力信号はバッファ段を構成するＦＥＴＱ１６のゲート
に与えられ、ダイオードＤ２によって定電流負荷である
ＦＥＴＱ１８のドレインへ到る。ＦＥＴＱ１８のドレイ
ンからは逆相出力端子１０３が引き出され、また、帰還
抵抗Ｒｆ を介して入力端子１０２へ負帰還がかけられ
る。
【００１４】一方、差動型増幅器１０１を構成するＦＥ
ＴＱ１４のドレインから引き出された出力信号は、バッ
ファ段を構成するＦＥＴＱ１７のゲートに与えられ、レ
ベル変換回路１０６を構成するダイオード（群）Ｄ３に
よってレベルシフトされ、定電流負荷であるＦＥＴＱ１
９のドレインへ到する。ＦＥＴＱ１９のゲート及びソー
スは接地されている。ダイオードＤ３によりレベルシフ
トされた信号はＦＥＴＱ１０のゲートに与えられている
。ＦＥＴＱ１０のドレインは入力端子１０２側に接続さ
れ、ソースは正相出力端子１０３側に接続されている。 また、ＦＥＴＱ１１、Ｑ１２，Ｑ１６，１７のドレイン
には電源ＶＤＤが接続され、ＦＥＴＱ１５，Ｑ１８のソ
ースは接地されている。またＦＥＴＱ１４のゲートには
電源Ｖｒｅｆ が接続されている。
ＴＱ１４のドレインから引き出された出力信号は、バッ
ファ段を構成するＦＥＴＱ１７のゲートに与えられ、レ
ベル変換回路１０６を構成するダイオード（群）Ｄ３に
よってレベルシフトされ、定電流負荷であるＦＥＴＱ１
９のドレインへ到する。ＦＥＴＱ１９のゲート及びソー
スは接地されている。ダイオードＤ３によりレベルシフ
トされた信号はＦＥＴＱ１０のゲートに与えられている
。ＦＥＴＱ１０のドレインは入力端子１０２側に接続さ
れ、ソースは正相出力端子１０３側に接続されている。 また、ＦＥＴＱ１１、Ｑ１２，Ｑ１６，１７のドレイン
には電源ＶＤＤが接続され、ＦＥＴＱ１５，Ｑ１８のソ
ースは接地されている。またＦＥＴＱ１４のゲートには
電源Ｖｒｅｆ が接続されている。
【００１５】この実施例におけるＦＥＴＱ１０〜Ｑ１９
のスレッショールド電圧はいずれも−０．５Ｖとし、ゲ
ート長を１．０μｍとし、それぞれのＦＥＴのゲート幅
を順に５０μｍ，７５μｍ，７５μｍ，１５０μｍ，１
５０μｍ，１５０μｍ，１５０μｍ，１５０μｍ，１５
０μｍ，１５０μｍとした。また、帰還抵抗Ｒｆ の抵
抗値は２ＫΩとし、電源ＶＤＤ，Ｖｒｅｆ の電圧値を
それぞれ５Ｖ，２Ｖとした。
のスレッショールド電圧はいずれも−０．５Ｖとし、ゲ
ート長を１．０μｍとし、それぞれのＦＥＴのゲート幅
を順に５０μｍ，７５μｍ，７５μｍ，１５０μｍ，１
５０μｍ，１５０μｍ，１５０μｍ，１５０μｍ，１５
０μｍ，１５０μｍとした。また、帰還抵抗Ｒｆ の抵
抗値は２ＫΩとし、電源ＶＤＤ，Ｖｒｅｆ の電圧値を
それぞれ５Ｖ，２Ｖとした。
【００１６】このような構成の回路に、図６に示すよう
な３００Ｍｂｐｓの「０」「１」の繰り返しからなるＮ
ＲＺ信号を加えた。ここでも、入力光電流ｉＰＤが０．
１ｍＡのときをｃａｓｅ１とし、１ｍＡのときをｃａｓ
ｅ２とする。この結果、出力端子１０３からは図３に示
されるような出力信号を得ることができた。即ち、差動
型増幅器１０１が飽和しない場合（ｃａｓｅ１）では、
従来と同様に入力信号を大きく歪ませることなく出力信
号を得ることができ、かつ、従来では飽和して入力信号
の再生が不可能となる場合（ｃａｓｅ２）でも、この実
施例では入力信号を大きく歪ませることなく出力信号を
得ることができた。つまり、従来の飽和時の出力波形の
パルス幅歪みを大幅に補正できた。この増幅装置を用い
ると、ダイナミックレンジが広いため、光通信の信号の
大小変動を光減衰器等の他の部品を用いることなく吸収
できる。なお、本発明はこれに限定されないが、本実施
例のＦＥＴはいずれもディプレッション型である。
な３００Ｍｂｐｓの「０」「１」の繰り返しからなるＮ
ＲＺ信号を加えた。ここでも、入力光電流ｉＰＤが０．
１ｍＡのときをｃａｓｅ１とし、１ｍＡのときをｃａｓ
ｅ２とする。この結果、出力端子１０３からは図３に示
されるような出力信号を得ることができた。即ち、差動
型増幅器１０１が飽和しない場合（ｃａｓｅ１）では、
従来と同様に入力信号を大きく歪ませることなく出力信
号を得ることができ、かつ、従来では飽和して入力信号
の再生が不可能となる場合（ｃａｓｅ２）でも、この実
施例では入力信号を大きく歪ませることなく出力信号を
得ることができた。つまり、従来の飽和時の出力波形の
パルス幅歪みを大幅に補正できた。この増幅装置を用い
ると、ダイナミックレンジが広いため、光通信の信号の
大小変動を光減衰器等の他の部品を用いることなく吸収
できる。なお、本発明はこれに限定されないが、本実施
例のＦＥＴはいずれもディプレッション型である。
【００１７】
【発明の効果】以上、詳細に説明したように本発明によ
れば、差動型増幅器の入力端子に過大入力が到来した場
合には、正相出力端子に接続されているゲート制御手段
が過大入力に応じてゲート手段をオンとするように働く
ので、帰還抵抗に対するバイパスルートが形成され出力
電圧の低下を防止する。このため、増幅回路が飽和され
ることはなく、大きな入力光電流が到来しても歪みのな
い出力信号を得ることができる。従って、本発明の装置
を光通信に用いた場合には、送信側の出力の大小、送受
間の減衰度の大小など、様々な外的条件の変化による過
大入力による飽和を吸収できる。
れば、差動型増幅器の入力端子に過大入力が到来した場
合には、正相出力端子に接続されているゲート制御手段
が過大入力に応じてゲート手段をオンとするように働く
ので、帰還抵抗に対するバイパスルートが形成され出力
電圧の低下を防止する。このため、増幅回路が飽和され
ることはなく、大きな入力光電流が到来しても歪みのな
い出力信号を得ることができる。従って、本発明の装置
を光通信に用いた場合には、送信側の出力の大小、送受
間の減衰度の大小など、様々な外的条件の変化による過
大入力による飽和を吸収できる。
【図１】本発明の一実施例に係る増幅装置の構成図であ
る。
る。
【図２】ＦＥＴを用いて構成した他の実施例の構成図で
ある。
ある。
【図３】本発明の一実施例による出力信号を示す図であ
る。
る。
【図４】従来例の増幅装置の構成図である。
【図５】従来例の増幅装置の構成図である。
【図６】入力光信号の波形図である。
【図７】従来例による出力信号を示す図である。
【図８】従来例におけるＦＥＴのゲート・ソース間電圧
を示す図である。
を示す図である。
【図９】従来例におけるＦＥＴのゲート・ソース間電圧
を示す図である。
を示す図である。
【図１０】従来例におけるＦＥＴのゲート・ソース間電
圧を示す図である。
圧を示す図である。
【図１１】従来例におけるＦＥＴのゲート・ソース間電
圧を示す図である。
圧を示す図である。
１０１…差動型増幅器、１０２…逆相入力端子、１０３
…出力端子、１０５…正相出力端子、１０６…レベル変
換回路、Ｑ１０…ゲート手段、Ｑ１０〜Ｑ１９…ＦＥＴ
、Ｒｆ …帰還抵抗、Ｄ２，Ｄ３…レベルシフト用のダ
イオード。
…出力端子、１０５…正相出力端子、１０６…レベル変
換回路、Ｑ１０…ゲート手段、Ｑ１０〜Ｑ１９…ＦＥＴ
、Ｒｆ …帰還抵抗、Ｄ２，Ｄ３…レベルシフト用のダ
イオード。
Claims (2)
- 【請求項１】 入力端子と逆相出力端子との間に帰還
抵抗が接続された差動型の増幅器と、前記増幅器の入力
端子と逆相出力端子との間に前記帰還抵抗に並列に接続
されたゲート手段と、前記増幅器の正相出力端子から得
られる出力信号に基づき前記ゲート手段の開閉制御を行
うゲート制御手段とを備えたことを特徴とする増幅装置
。 - 【請求項２】 前記ゲート制御手段はレベル変換回路
により構成されていることを特徴とする請求項１記載の
増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071153A JPH04306904A (ja) | 1991-04-03 | 1991-04-03 | 増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071153A JPH04306904A (ja) | 1991-04-03 | 1991-04-03 | 増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04306904A true JPH04306904A (ja) | 1992-10-29 |
Family
ID=13452385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3071153A Pending JPH04306904A (ja) | 1991-04-03 | 1991-04-03 | 増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04306904A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5525929A (en) * | 1993-11-24 | 1996-06-11 | Nec Corporation | Transimpedance amplifier circuit with feedback and load resistor variable circuits |
| JPH11127039A (ja) * | 1997-10-24 | 1999-05-11 | Nec Corp | 光受信回路と光受信方法 |
| US6329881B1 (en) | 1999-10-25 | 2001-12-11 | Nec Corporation | Preamplifier |
-
1991
- 1991-04-03 JP JP3071153A patent/JPH04306904A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5525929A (en) * | 1993-11-24 | 1996-06-11 | Nec Corporation | Transimpedance amplifier circuit with feedback and load resistor variable circuits |
| JPH11127039A (ja) * | 1997-10-24 | 1999-05-11 | Nec Corp | 光受信回路と光受信方法 |
| US6396614B1 (en) | 1997-10-24 | 2002-05-28 | Nec Corporation | Optical signal receiving circuit and method for receiving optical signal |
| US6329881B1 (en) | 1999-10-25 | 2001-12-11 | Nec Corporation | Preamplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0568880B1 (en) | Preamplifier for optical communication having a gain control circuit | |
| US5442321A (en) | Automatic transimpedance control amplifier | |
| EP0181146B1 (en) | Transimpedance amplifier circuit | |
| US10139436B2 (en) | Method and system for a wideband CMOS RMS power detection scheme | |
| JP3418654B2 (ja) | プリアンプ | |
| US5734300A (en) | Optical receiver preamplifier dynamic range enhancing circuit and method | |
| US6873209B2 (en) | Input buffer circuit having function of canceling offset voltage | |
| US20050052231A1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| US20050052247A1 (en) | Triode region mosfet current source to bias a transimpedance amplifier | |
| US6353344B1 (en) | High impedance bias circuit | |
| JPH04306905A (ja) | 増幅装置 | |
| JPS5929013B2 (ja) | 光ａｇｃ回路 | |
| US11411542B2 (en) | Transimpedance amplifier circuit | |
| JPH04306904A (ja) | 増幅装置 | |
| US5892800A (en) | Data detection circuit having a pre-amplifier circuit | |
| TW569520B (en) | Semiconductor amplifier circuit | |
| JPH0354905A (ja) | 増幅装置 | |
| JPH0354909A (ja) | 増幅装置 | |
| JPH0354907A (ja) | 増幅装置 | |
| JPH07104388B2 (ja) | パルス出力装置 | |
| JPH0354908A (ja) | 増幅装置 | |
| JPH0397302A (ja) | 増幅装置 | |
| JPH0397303A (ja) | 増幅装置 | |
| JPH0354906A (ja) | 増幅装置 | |
| JP2001168374A (ja) | 光電気変換回路 |