JPH0355632A - 文字列のコード変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は命令のフェッチ、デフード，実行，パスアクセ
スをパイプライン方式で処理するプロセッサに訃ける文
字列のコード変換方式に係ｂ１特に主記憶上のある領域
に格納されている文字列を主記憶上に展開されている変
換テーブルを参照することによｂ１　コード変換する処
理を高速に実行する機能をプロセッサに備えた文字列の
コード変換方式に関するものである。

〔従来の技術〕

従来の文字列のコード変換方式は、１文字ずつ、すなわ
ち、バイト単位で主記憶上の文字をコード変換していき
、ソフトウエアは変換する文字のアドレス，変換した文
字の数等を１文字変換する度に更新して管理する必要が
Ｔｏｂ１また、このような文字列のコード変換を行う場
合は、プロセッサの主記憶をアクセスする回数が非常に
多くなっていた。

従来の文字列のコード変換方式の一例を第３図に示し説
明する。

図に釦いて、２０１は命令レジスタ、２０２は命令デコ
ーダ、２０３はデコード結果を格納する制御レジスタ、
２０４はプロセッサが外部をアクセスするためのアドレ
スを生或するアドレス生成部、２０５は命令実行部、２
０６はプロセッサが外部をアクセスするためのアドレス
を格納するレジスタ、２０７はプロセッサが外部をアク
セスするためのデータを格納するレジスタ、２０８はプ
ロセッサが外部をアクセスするためのパスインターフエ
イスである。

第４図０　，　（ｂ）は第３図の動作説明図で、第３図
にシいて主記憶上の文字を主記憶上に展開されている変
換テーブルを用いてコード変換する動作例を示したもの
である。

この第４図において、ｆは命令フエッチのステージを表
してｊ’Ｄ、ｄｔ●，ｂはその添字と同一の添字を付け
た命令ｆのデコードステージ，実行ステージ，パスアク
セスステージを表している。

また、ＮＯＰはノーオペレーション，を意味している。

つぎにこの第４図を参照して主記憶上のｒ　１０　５４
番地の文字を変換する場合を想定して説明する．い筐、
第４図に示すようκ、プログラムにおける文字列のコー
ド変換処理ルーチンに記述された命令ｆｌｉｔ　’１１
　　ｒ　ｒｔｘｔ　ｆｌｍ’　＋ｆｌｌ＊’ｌ４がその
順でフエツチされたとする。この命令ｆｌｌは変換する
文字として主記憶のｒ１０５Ｊ番地のデータをリードす
る命令でアう、●０にてｒ１０５ｊというリードアドレ
スが第３図のアドレス生成部２０４で生威されてレジス
タ２０６にセットされ、ｂ０κてｒ１０１１番地をリー
ドしたデータがレジスタ２０７にセットされる。

そして、命令ｆｌｌはｂｔｔにてリードしたデータを基
κ、主記憶に展開されている変換テーブルよ１１０５Ｊ
番地にライトする新しいデータをリードする命令でＴｏ
シ、●ｌ！にて変換テーブルの参照アドレスが生成され
レジスタ２０Ｂにセットされ、ｂ１２？て変換テーブル
ようリードしたデータがレジスタ２０７にセットされる
。

ただし、●ｔｘではｂｌｌにてレジスタ２０７にセット
されるデータを参照するためｂｌｌが終了する筐でｅ１
ｍは実行できない。したがって、ｆｌｌ′というＮＯＰ
命令をダミーでフエツチする必要がある。

命令ｆｌｍは、ｂｌ雪にてリードしたデータをｒ１０５
Ｊ番地にライトする命令であり、ｅｔｓにてｒｌ０５ｊ
というライトアドレスが第３図のアドレス生成部２０４
で生成されてレジスタ２０６にセットされ、レジスタ２
０７にはライトするデータがセットされる。そして、ｂ
１３にて主記憶のｒｌ０５ｊ番地にライトされｒｌ０５
４番地の文字がコード変換される。

このとき、ｆｌｌ′をフエツチしたようにｆ！１′とい
うＮＯＰ命令をダミーでフエツチする必要がある．命令
ｆｌ４は変換した文字の数を管理しているカウンタを更
新し、ｒ１０６Ｊ番地の文字も引き続き変換するか否か
を判断する命令であり、続いてｒ１０ａＪ香地の文字を
コード変換しようとして’１１　＋ｆｌｌ’と同様の命
令であるｆ２１，ｆ■′がフエツチされる．しかし、●
１４にてコード変換はこれ以上行わないと判断されるた
め、ｆ１！と同様の命令ｔｉｔはフエツチされず、文字
列のコード変換処理ルーチンを抜け出し、メインルーチ
ンに戻＃）ｆｓｅｆ４ｓｆｉという命令がフエツチされ
ていく。また、このとき、ｆ＊ｔ＋ｆ富ｔ’の命令を無
効κナるためこの２つの命令をＮＯＰ化する必要がある
。

〔発明が解決しようとする課題〕

上述した従来の文字列のコード変換方式では、１文字ず
つ、すなわち、バイト単位で主記憶上の文字をコード変
換していくため、ソフトウエアは１文字変換する度に変
換する文字のアドレス，変換した文字の数等を更新して
管理する必ｌ！がめシ、その構造は複雑化し、また、こ
のような文字列変換を行う場合は、プロセッサの主記憶
をアクセスする回数が非常に多くなう、同時にプログラ
ムのステップ数も多くなるため、処理速度がかなう遅く
なるという課題があった。

〔課題を解決するための手段〕

本発明の文字列のコード変換方式は、命令のフェッチ、
デコード，実行，バスアクセスをパイ−ｊライン方式で
処理するプロセッサにおいて、主記憶のリードデータを
順次格納するのに用いられるパーシャルライト可能なワ
ークレジスタと、このワークレジスタのリード時，リー
ドデータ中の１バイトをセレクトするセレクタと、この
セレクタがどのバイトをセレクトするのかを決定する第
１のバイトカウンタと、上記ワークレジスタへのｌバイ
トのパーシャルライト実行時，ライトするバイト位置を
決定する第２のバイトカウンタと、上記ワークレジスタ
中の１バイトのデータを主記憶上に展開されている変換
テーブルを参照して他のデータに変換するデータ変換命
令の実行回数をカウントすることによυそのワークレジ
スタ中のデータが何バイト変換されたかを管理するルー
プカウンタと、上記データ変換命令によｂ上記ワ〜クレ
ジスタ中のデータが１バイト参照される度に上記第１の
パイトカクンタを「１」カウントアップし、かつその第
１のバイトカウンタのオーバーフａ　−発生時そのワー
クＧジスタのリードアドレスを「１」インクリメントす
ることによクそのワークレジスタ中に格納されているデ
ータを１バイトずつ順次リードする手段と、上記データ
変換命令によう上記ワークレジスタヘ１バイトパー７ヤ
ルライトされる度に上記第２のバイトカウンタを「１」
カウントアップし、かつその第２のバイトカウンタのオ
ーバーフロー発生時そのワークレジスタのライトアドレ
スを「１」インクリメントすることによｂそのワークレ
ジスタにデータを１バイトずつ順次パーシャルライトす
る手段と、上記データ変換命令の実行時上記ワークレジ
スタ中のデータ変換が必要ｉ数だけ行われたか否かを上
記ループカウンタによう判断し、データ変換が終了する
までデータ変換命令を繰シ返し実行し、この間命令の更
新を中断させそのループカウンタがデータ変換の終了を
示すことにより命令の更新を再開する手段と、上記プロ
セッサのパイプラインを一段増やして上記ワークレジス
タへの書き込みをパイプライン方式で処理する手段を備
えてなるものである。

〔作用〕

本発明にかいては、主記憶のリードデータを格納するの
に用いられるパーシャルライト可能なワークレジスタを
設け、プロセッサのバイプ２インを一段増やしてこのワ
ークレジスタへの書き込ミをパイプライン方式で処理す
るように制御し、主記憶上のある領域に格納された文字
列をコード変換するような場合、上記ワ〜クレジスタに
被変換文字列を全て格納し、データ変換命令実行時、命
令の更新を中断させて、ワ〜クレジスタの順次アクセス
および変換した文字の数の管理をハードウエアが行いな
がら、この命令を繰り返し実行して、ワークレジスタ中
の文字を順次変換していき、変換が終了したら命令の更
新を再開するという制御を行う。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明による文字列のコード変換方式の−実施
例を示すブロック図である。

図において、１０１は命令レジスタ、１０２は命令デコ
ーダ、１０３はデコード結果を格納する制御レジスタ、
１０４は主記憶からのリードデータを順次格納するのに
用いられるパーシャルライト可能な３２ビット×ｎワー
ド（Ｎ：任意の自然数）のワークレジスタ、１０５ハこ
のワークレジスタ１０４のリード時リードデータ中の１
バイトをセレクトするセレクタで、このセレクタ１０５
はワークレジスタ１０４の４バイトのリードデータの中
から１バイトをセレクトするための４−１セレクタであ
る。

１０６はこの４−１セレクタ１０５がどのバイトをセレ
クトするのかを決定するバイトカウンタＲ，１０７はワ
ークレジスタ１０４への１バイトのパーシャルライト実
行時，ライトするバイト位置を決定するバイトカウンタ
Ｗ，　　１０８はワークレジスタへのライトタイミング
を制御するＷＲライト制御部、１０９は命令レジスタ１
０１の情報によりワークレジスタ１０４のリードアドレ
スを命令デコード時に生成するＷＲリードアドレス生成
部、１１０は２マシンサイクル遅延された命令レジスタ
１０１の情報にょうワークレジスタ１０４のライトアド
レスを命令デコ一ド１０２よｂ２マシンサイクル遅延さ
れたタイミングで生成するＷＲライトアドレス生成部、
１１１はワークレジスタ１０４中の１バイトのデータを
主記憶上κ展開されている変換テーブルを参照して他の
データに変換するデータ変換命令の実行回数をカウント
することによりそのワークレジスタ１０４中のデータが
何バイト変換されたかを管理するループカウンタ、１１
２はワークレジスタ１０４中のデータ変換が必要な数だ
け行われたか否かをループカウンタ１１１により判断す
る条件判定部、１１３はフークレジスタ１０４中のデー
タ変換の終了が条件判定部１１２よｂ通知されるまで命
令の更新を中断させ，終了が通知されることにより命令
の更新を再開させる命令更新制御部、１１４はプロセッ
サが外部をアクセスするためのアドレスを生成するアド
レス生成部、１１５は命令実行部、１１６はプロセッサ
が外部をアクセスするためのアドレスを格納するレジス
タ、１１Ｔはプロセッサが外部をアクセスするためのデ
ータを格納するレジスタ、１１Ｂはプロセッサが外部を
アクセスするためのバスインターフエイスである。

そして、制御レジスタ１０３と４−１セレクタ１０５お
よびパイトヵウンタＲ１０６ならびにＷＲリードアドレ
ス生成部１０９は、データ変換命令によりワークレジス
タ１０４中のデータが１バイト参照される度にバイトカ
ウンタＲ１０６を「１」カウントアップし、かつそのバ
イトカウンタＲ１０６のオーバーフロー発生時ワークレ
ジスタ１０４のリードアドレスを「１」インクリメント
することによりワークレジスタ１０４中に格納されてい
るデータを１バイトずつ順次リードする手段を構成して
いる。また、バイトカウンタＷＩＱ７と■ライト制御部
１０８カよびＷＲライトアドレス生成部１１０は、デー
タ変換命令にようワークレジスタ１０４へ１バイトパー
シャルライトされる度にバイトカウンタＷ１０１を「１
」カウントアップし、かつそのバイトカウンタＷ１０７
のオーバーフロー発生時ワークレジスタ１０４のライト
アドレスを「１」インクリメントすることによりそのワ
ークレジスタ１０４にデータを１バイトずつ順次パーシ
ャルライトする手段を構成している。

そして、ループカウンタ１１１と条件判定部１１２およ
び命令更新制御部１１３は、データ変換命令の実行時ワ
ークレジスタ１０４中のデータ変換が必要な数だけ行わ
れたか否かをループカウンタ１１１によｂ判断し，デー
タ変換が終了するまでデータ変換命令を繰り返し実行し
、この間命令の更新を中断サせそのループカウンタ１１
１がデータ変換の終了を示すことにより命令の更新を再
開する手段を構成している。筐た、ＷＲライト制御部１
０８は、プロセッサのパイプラインを一段増やしてワー
クレジスタ１０４への書き込みをパイプライン方式で処
理する手段を構成している。

第２図０〜（Ｃ）は第１図の動作説明図で、第１図にお
いて主記憶上の５バイトの文字列を主記憶上に展開され
ている変換テーブルを用いてコード変換する動作例を示
したものである。

この第２図において、ｆ＃ｄ＠●，ｂに関しては第４図
と同様のことを表して＄Ｊ），ｗはその添字と同一の添
字を付けた命令ｆのワークレジスタ？イトステージを示
している６筐た、ＮＯＰ　＃′ｉ第，４図と同様にノー
オペレーションを意味している。

つぎにこの第２図を参照して「１０月番地からｒｌ０５
Ｊ番地の文字を変換する場合を想定して説明する。

いま、第２図に示すように、プログラムのメインルーチ
ン中に記述された命令’１＋ｆ！＋ｆ■ｆ４，ｆｇ，ｆ
，がこの順でフエツチされたとする。

命令ｆ１は、主記憶のｒ１００４番地から４バイトリー
ドしたデータをワークレジスタ１０４のｏ番地にセット
する命令であｂ１　●１にてｒ１００Ｊというリードア
ドレスが第１図のアドレス生成部１１４で生成されてレ
ジスタ１１６にセットされ、ｂ１　にてｒｌ００Ｊ番地
から４バイトリードしたデータがレジ，ｌ’１１７にセ
ットされ、また、「０」というワークレジスタ１０４へ
のライトアドレスが、２マシンサイクル遅延された命令
レジスタ１０１の情報によりＷＲライトアドレス生成部
１１０で生成され、”ｌにてワークレジスタ１０４のＯ
番地Ｋｚ）イトされる。

命令ｆ，は命令ｆ１と同様の命令で、ｗ３　にて主記憶
のｒｌ０４Ｊ番地から４バイトリードしたデータがワー
クレジスタ１０４のＦ幻番地にライトされる．命令ｆ３
はルーグカウンタ１１１にデータをセットする命令で、
この例では５バイトの文字をコード変換するために「４
」をセットする。これは●．にて実行される。

命令ｆ４はバイトカウンタＲ１０６にデータをセットナ
る命令で、この例ではｒｌ０１Ｊ番地の文字から変換し
ていくため「１」をセットする．これは●４にて実行さ
れる． 命令ｔＩはバイトカウンタＷ１０７にデータをセットす
る命令で、バイトカウンタＲ１０６と同様に「１」をセ
ットする。これは●６にて実行される．命令ｆ●はデー
タ変換命令である。そして、ｄ１では「０」というワー
クレジスタ１０４のリードアドレスがＷＲリードアドレ
ス生成部１０９にて生成される。●０ではワークレジス
タ１０４００番地よｂリードした４バイトのデータの中
から、主記憶のｒｌ０１Ｊ番地よｂリードした１バイト
のデータが、バイトカウンタ１１０８＆よび４−１セレ
クタ１Ｇ５によｂセレクトされ、このデータを基に主記
憶上に展開されている変換テーブルの参照アドレスがア
ドレス生成部１１４にて生成されてレジスタ１１６にセ
ットされ、これと同時にバイトカウンタＲ１０６は「１
」カウントアップされる。また、このサイクルではルー
プカウンタ１１１の値が「０」ではないため、データ変
換命令を繰υ返し実行すると条件判定部１１２にて判断
され、命令更新制御部１１３によう命令のフエツチ，デ
コードが中断され、さらに、ループカウンタ１１１の値
は「１」デクリメントされる。ｂ●１では変換テーブル
ようリードしたデータがレジスタ１１Ｔにセットされ、
また「０」というワークレジスタ１０４への２イトアド
レスがＷＲライトアドレス生成部１１０で生成される。

ｗｉｔではワークレジスタ１０４のＯ番地にかいて●６
１でセレクトした１バイトのデータを格納している位置
にレジスタ１１７のデータが１バイトパーシャルライト
され、筐たバイトカウンタＷ１０γは「１」カウントア
ップされる。

以上のように動作することによ’）　％　”ａｌ　ｔ”
’ａｍ　ｔｗａｓでは主記憶のｒ１　０１Ｊ　，　ｒ１
　０２」，　ｒｌ　０３Ｊ番よｂリードしたデータがワ
ークレジスタ１０４００番地の第２．３．４バイト月で
変換されることになる。

また、●−４ではバイトカウンタＲ１０６のオーバー７
ロー発生によｂ１　フークレジスタ１０４のリードアド
レスが「１」インクリメントされ、ワークレジスタ１０
４の１番地に格納されている４バイトのデータがリード
される。そして、ｗｏでは、バイトカウンタＷ１０７の
オーバーフロー発生にょシ、クークレジスタ１０４への
２イトアドレスが「１」インクリメントされるため、ワ
ークレジスタ１０４０１番地にパーシャルライトされる
ことに危る。したがって、”＠４　＊”＠Ｉでは主記憶
のｒ１　０４Ｊ　，　ｒｌ　０５Ｊ番地よｂリードした
データがワークレジスタ１０４の１番地の第４．２バイ
ト目で変換されることになる。

ところで、●０のサイクルでは、ループヵウンタ１１１
の値がゝｏｌになっている．したがって、条件判定部１
１１ではこれ以上データ変換命令を繰り返し行わないと
判断し、命令更新制御部１１３は命令のフェッチ、デコ
ードを再開する。

命令ｆ，はワークレジスタ１０４のｏ番地の４バイトの
データを主記憶のｒｌｏＯＪ〜ｒ１０３Ｊ番地にライト
する命令で、ｅ１　にてｒｌｏＯＪというライトアドレ
スがアドレス生成部１１４にて生或されてレジスタ１１
６にセットされ、１た、ワークレジスタ１０４００番地
のデータがレジスタ１１７にセットされ、ｂ，にて主記
憶のｒ１００Ｊ〜ｒ１０３Ｊ番地にライトされる。

ただし、●７ではＷ■にてワークレジスタ１０４にライ
トするデータを参照する可能性があるため（コノ例では
ｖｓｍが終了する筐でにワークレジスタ１０４にライト
されたデータが●，で参照される入”Ｉｌｌが終了する
筐で●１は実行できない。したがって、１，Ｚｆ＠Ｎと
いうＮＯＰ命令をダミーで７エツチする必要がある。

命令ｆ●は命令ｆ１と同様の命令でワークレジスタ１０
４の１香地の４バイトのデータを主記憶のｒｌ０４Ｊ〜
ｒ１０７Ｊ番地にライトする命令でｂ１にて主記憶にラ
イトされる。

以上によｂ主記憶の「１０Ｕ番地から「１０５Ｊ番地の
５バイトの文字列がコード変換されたことになる。

ここで、第２図と第４図を比較してみると、第２図では
５バイトの変換を１４マシンサイクルで行っているが、
第４図にかいて５バイトの変換を考えた場合、変換する
バイト数を管理するカウンタへの初期設定に１マシンサ
イクル，５バイト変換するのに５Ｘ５＝２５マシンサイ
クル，プログラム上に配述された変換処理ルーチンを抜
け出すのに２マシンサイクル要し、合計２８マシンサイ
クル要することになる。

このように、この第１図に示す実施例では、主記憶に格
納された文字列のコード変換を高速に実行することがで
きる。

〔発明の効果〕

以上説明したように本発明は、命令のフェッチ、デコー
ド，実行，バスアクセスをパイプライン方式で処理する
プロセッサにおいて、主記憶のり−ドデータを格納する
のに用いられるパーシャルライト可能なワークレジスタ
を設け、上記プロセッサのパイプラインを一段増やして
このワークレジスタへの書き込みをパイプライン方式で
処理するように制御し、主記憶上のある領域に格納され
た文字列をコード変換するような場合、上記ワークレジ
スタに被変換文字列を全て格納し、データ変換命令実行
時、命令の更新を中断させて、ワークレジスタの順次ア
クセスおよび変換した文字の数の管理をハードウエアが
行いながら、この命令を繰り返し実行して、ワークレジ
スタ中の文字を順次変換していき、変換が終了したら命
令の更新を再開するという制御を行うことにょｂ１ソフ
トウエアは変換する文字のアドレス，変換した文字の数
等の管理が不要となるため、その構造は簡単化され、さ
らにグロセッ？が主記憶をアクセスする回数が減少，同
時にプログラムのステップ数が少なくなるため、主記憶
上の文字列のコード変換を高速に行うことができる効果
がある。

【図面の簡単な説明】

第１図は本発明κよる文字列のコード変換方式の一実施
例を示すブロック図、第２図は第１図の動作説明図、第
３図は従来の文字列のコード変換方式の一例を示すブロ
ック図、第４図は第３図の動作説明図である。 １０１●●●●命令レジスタ、１０２●・●・命令デコ
ーダ、１０３●●・・制御レジスタ、１ｏ４・●●●３
２ビットのワークレジスタ、１０５●●●●４−１セレ
クタ、１０６●●●●パイトヵウンタＲ１１０１●●●
●バイトカウンタＷ，　　１０８●●・●ＷＲライト制
御部、１０９●●●”　ＷＲリードアドレス生成部、１
１０・・●●ＷＲライトアドレス生威部、１１１●●●
●ループカウンタ、１１２●●●●条件判定部、１１３
●●●●命令更新制御部、１１４●●・・アドレス生戒
部、１１５●・・・命令実行部、１１６，１１７●●−
●レジスタ、１１８●●−●バスインターフエイス。

Claims (1)

【特許請求の範囲】
1. 　命令のフェッチ、デコード、実行、バスアクセスをパ
   イプライン方式で処理するプロセッサにおいて、主記憶
   のリードデータを順次格納するのに用いられるパーシャ
   ルライト可能なワークレジスタと、このワークレジスタ
   のリード時、リードデータ中の１バイトをセレクトする
   セレクタと、このセレクタがどのバイトをセレクトする
   のかを決定する第１のバイトカウンタと、前記ワークレ
   ジスタへの１バイトのパーシャルライト実行時、ライト
   するバイト位置を決定する第２のバイトカウンタと、前
   記ワークレジスタ中の１バイトのデータを主記憶上に展
   開されている変換テーブルを参照して他のデータに変換
   するデータ変換命令の実行回数をカウントすることによ
   り該ワークレジスタ中のデータが何バイト変換されたか
   を管理するループカウンタと、前記データ変換命令によ
   り前記ワークレジスタ中のデータが１バイト参照される
   度に前記第１のバイトカウンタを「１」カウントアップ
   し、かつ該第１のバイトカウンタのオーバーフロー発生
   時該ワークレジスタのリードアドレスを「１」インクリ
   メントすることにより該ワークレジスタ中に格納されて
   いるデータを１バイトずつ順次リードする手段と、前記
   データ変換命令により前記ワークレジスタへ１バイトパ
   ーシャルライトされる度に前記第２のバイトカウンタを
   「１」カウントアップし、かつ該第２のバイトカウンタ
   のオーバーフロー発生時該ワークレジスタのライトアド
   レスを「１」インクリメントすることにより該ワークレ
   ジスタにデータを１バイトずつ順次パーシャルライトす
   る手段と、前記データ変換命令の実行時前記ワークレジ
   スタ中のデータ変換が必要な数だけ行われたか否かを前
   記ループカウンタにより判断し、データ変換が終了する
   までデータ変換命令を繰り返し実行し、この間命令の更
   新を中断させ該ループカウンタがデータ変換の終了を示
   すことにより命令の更新を再開する手段と、前記プロセ
   ッサのパイプラインを一段増やして前記ワークレジスタ
   への書き込みをパイプライン方式で処理する手段を備え
   てなることを特徴とする文字列のコード変換方式。