JPH0355652A - マイクロプロセッサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 複数の回路基板をバックプレーンに装着するスロット構
造をもつマイクロプロセッサシステムに関する． 〔発明の概要〕 各スロットに装着される回路基板上には自身の仕様を示
すＩＤが設けられ、マイクロプロセッサがＢＩ　Ｄを読
み出す際に用いるアドレスは、あらかじめそのプログラ
ム中で決定されているのではなく、回路基板が装着され
るスロット位置に応してバックプレーンから与えられる
．一方マイクロプロセッサのアドレス空間中に上記［Ｄ
＃Ｉｌみ出し用の空間を割りつけることによって、回路
基板の機能とそのスロット位置をマイクロプロセッサが
認識し、かつ各々の回路基板のもつ本来の機能の為のア
ドレスを基板間で連続可能となる．〔従来の技術〕 従来は各基板の機能を果たす為のアドレスしかもたなか
ったり、機能レベル、バージランを読み出す為のアドレ
スをもつにすぎなかった．〔発明が解決しようとする課
題〕 従来例の最も低位なものとしては各基板の機能を果たす
為のアドレスのみをもつものである．この場合、第１に
機能強化などの変更が行われてもマイクロプロセンサ（
以下ＵＰ）はそれを認識できない．第２にバックプレー
ン上に共通信号、いわゆるコモンバス以外にスロット固
有の信号線をもつ場合は、装着スロット位置を間違えて
作業すると即誤動作や事故につながってしまう．従来例
の次のレベルとして上記第１の問題に対応すべく、基板
の機能レベル、バージツンを絖み出せるようにしたもの
である．それでも上記第２の問題は解決されない．更に
別の問題が発生する．第４図に示すようにＵＰから見た
場合、その回路基板の機能の為のアドレス空間ＳＰ２と
バージョン読み出しの空間ＳＰＩの合計がその基板に割
りつけられた空間となる．従って、メモリ基板を２枚以
上使用する場合は、アドレス空間がバージョン読み出し
空間ＳＰＩによって分析され、複数枚にまたがるメモリ
領域は不連続となり、メモリ管理プログラムは繁雑にな
ってしまう． （Ｌｌａを解決するための手段〕 バンクブレーンに装着される回路基板上には機能やその
レベルを識別する為のＩＤが設けられる．バックプレー
ンからは、スロット数をＮ，とすると、２ＮＡａＮ，な
るＮ＾本のスロットアドレス線が接続される．このスロ
ットアドレス値は各スロットに固有に割りつけられ、例
えば３本ならば０００００１，０１０，０１１・・・１
１１である．方ＵＰのアドレス空間中に上記ＩＤを読み
出す為の１０チェック空間を割りあて、ＵＰが１０チェ
ック空間に読み出し動作を行っていることを各基板が！
！識できる手段を設ける． 〔作用〕 ＵＰがＩＤチェック動作を行うには、ＩＤチェック専用
の空間に読み出し動作を行う．下位にアドレス線にはチ
ェックしているスロットの番号を乗せる．バックプレー
ンに装着された各回路基板はＵＰがＩＤチェック空間の
読み出し動作中であること、さらにＵＰの下位アドレス
線上の値とあらかじめバックブレーンから与えられてい
るスロットアドレス値が等しいという２つの条件の下に
自身のＩＤをバックプレーン上のＵＰのデータパスに乗
せる．以上の作用によりＬＩＰは各々のスロットにどの
ような回路基板が装着されているかと認識する． 〔実施例〕 以下本発明の実施例を図面に基づいて説明する．第１図
はＩＤ読み出し回路図で、バックプレーン６に装着され
る回路基板ｌには、ＵＰ１２のアドレスバスｌＯの下位
の値と、バックプレーン６から固有に与えられるスロッ
トアドレス７を比較する比較器２と、ＵＰ１２がＩＤチ
ェック空間に読み出し動作を行っている事を示すＩＤ読
み出し信号８及び上記比較器２の比較出力信号２ａが共
にＯＮであることを検出するＡＮＤ回路３と、該ＡＮＤ
回路３の出力信号３ａによってＩＤ値４をデータバス９
に乗せるパスバソファ５が設けられる．尚、第１図には
回路基板１の本来果たすべき機能及びそれに係わる回路
は略され、本発明に係わる部分のみ記載されている． 第２図はＵＰＩ２のアドレスマップを示している．各基
板の本来果たすべき機能のための機能アドレス空間と、
ＩＤチェック空間は区分されている．ＵＰＩ２の制御信
号ｌ３とアドレスバスｌＯの上位の信号を入力とするデ
コーダ１１によってＵＰＩ２がＩＤチェンク空間に読み
出し動作を行っていることを示すＩＤ読み出し信号８が
生威される，ＵＰが！Ｄ４の読み出し動作を行うと、上
記１０読み出し信号８がＯＮし、かつアドレスバスｌＯ
の下位にはスロットアドレス７に対応した値がセットさ
れる．スロットアドレス７は第３図に例示するように各
スロットに固有に割りつけられ、しかもバックプレーン
６に装着した時点で決定される．当然のことながら、ス
ロットアドレス７の信号線の本数とアドレスバス１０の
下位信号線の本数は等しくなければならず、Ｎ，をスロ
ット数とすると２ＮＡ≧Ｎｓを満たすＮａ本の信号線で
ある． ＵＰ１２がスロットアドレス７の値と等しい値をアドレ
スバス１０にセットして、ＩＤ読み出し信号８がＯＮす
ると比較器２の比較出力２ａがＯＮするので、ＡＮＤ回
路３の出力３ａがＯＮして、パスバッファ５の出力を活
性化して、ＩＤ４の内容をデータバス９に乗せる． ＋Ｄ４の値は回路器１の機能、仕様に応じて一意的に決
定されるものである．従ってＵＰ１２はスロントｌから
順に全てのスロットに対して１０チェックしていくこと
によって、どのスロットにどのような回路基板１が装着
されているかを知ることができる． 〔発明の効果〕 第１に以上述べたように、ＵＰがスロット位置とそこに
装着されている回路基板の機能、仕様を知ることができ
るので、装着スロット位置に制限がある場合、作業者が
誤って装着する事によって発生する様々な事故を未然に
防ぐことができる．第２にメモリ基板を複数枚使用する
場合に顕著な効果を発揮する内容で、第２図に示すよう
に各基板の機能上のアドレスを連続に割りつけることが
できるという事である．第４図に示した従来例ではＩＤ
４の下位概念としての”バージョン”を用いているが、
この領域のために複数枚に渡るメモリ領域が分断されて
いた．本発明によりメモリ管理が簡便なものになる．

【図面の簡単な説明】

第１図は１０読み出し回路図、第２図はマイクロプロセ
ッサのアドレスマップの説明図、第３図はバックプレー
ンが与えるスロットアドレスを示す説明図、第４図は従
来のアドレスマップ説明図である． ｌ・・・回路基板 ２・・・比較器 ２ａ・・比較器出力信号 ３・・・ＡＮＤ回路 ３ａ・・ＡＮＤ出力信号 ４　・　・ ５　・　・ ６　・　・ ７　・　・ ８　・　・ ９　・　・ １Ｇ・　・ １１・　・ １２・　・ １３・　・ ・　ＩＤ ・パスバッファ ・バックブレーン ・スロントアドレス ・ＩＤ読み出し信号 ・データパス ・アドレスバス ・デコーダ ・ＵＰ（マイクロプロセッサ） ・制御信号 以

Claims (1)

1. 【特許請求の範囲】 　複数のプリント回路基板をバックプレーンに装着する
   スロット構造をもつマイクロプロセッサシステムにおい
   て、 （ａ）各スロットに装着される回路基板は自身の機能あ
   るいは仕様を示し、かつマイクロプロセッサから読み出
   し可能なＩＤを具備し、 （ｂ）マイクロプロセッサが該ＩＤを読み出す際に用い
   るスロットアドレスは、回路基板が装着されたスロット
   位置に応じてバックプレーンが与え、（ｃ）マイクロプ
   ロセッサのアドレス空間中にＩＤ読み出し専用の空間を
   割りつけ、その読み出し動作を各基板が認識する手段を
   設けて、 マイクロプロセッサが各スロットに装着された回路基板
   の仕様を認識し、かつ、装着された基板の本来の機能を
   果たす為に割りつけられたアドレスが基板間で連続可能
   であることを特徴とするマイクロプロセッサシステム。