JPH0355844A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0355844A JPH0355844A JP19203489A JP19203489A JPH0355844A JP H0355844 A JPH0355844 A JP H0355844A JP 19203489 A JP19203489 A JP 19203489A JP 19203489 A JP19203489 A JP 19203489A JP H0355844 A JPH0355844 A JP H0355844A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- melting point
- high melting
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に関し、
マスクとＣｕ層の密着性を良好にすることができ、マス
クを用いてＣｕ層をエッチングする際、マスク下のエッ
チングされてほしくないＣｕ層表面の腐食を生じ難くす
ることができる半導体装置の製造方法を提供することを
目的とし、少なくとも銅を含む金属層上に高融点金属ま
たは高融点金属ナイトライドからなる層、及びスバッタ
絶縁膜を順次形成する工程と、該スパッタ絶縁膜、及び
該高融点金属あるいは高融点金属ナイトライドからなる
層を順次選択的にエッチングして、残存した該スパッタ
絶縁膜、及び該高融点金属あるいは高融点金属ナイトラ
イドからなる層をマスク層とする工程と、該マスク層を
用いて該金属層を選択的にエッチングする工程とを含む
ように構威する。
クを用いてＣｕ層をエッチングする際、マスク下のエッ
チングされてほしくないＣｕ層表面の腐食を生じ難くす
ることができる半導体装置の製造方法を提供することを
目的とし、少なくとも銅を含む金属層上に高融点金属ま
たは高融点金属ナイトライドからなる層、及びスバッタ
絶縁膜を順次形成する工程と、該スパッタ絶縁膜、及び
該高融点金属あるいは高融点金属ナイトライドからなる
層を順次選択的にエッチングして、残存した該スパッタ
絶縁膜、及び該高融点金属あるいは高融点金属ナイトラ
イドからなる層をマスク層とする工程と、該マスク層を
用いて該金属層を選択的にエッチングする工程とを含む
ように構威する。
本発明は、半導体装置の製造方法に係り、詳しくは特に
、マスクを用いてＣｕＮをエッチングする際、マスク下
のエッチングされてほしくないＣｕ層の表面の腐食を生
じ難くすることができる半導体装置の製造方法に関する
。
、マスクを用いてＣｕＮをエッチングする際、マスク下
のエッチングされてほしくないＣｕ層の表面の腐食を生
じ難くすることができる半導体装置の製造方法に関する
。
近年、ＬＳＩの高集積化に伴う配線の微細化によって、
例えば電極配線として広く用いられているＡＩ！．Ｃｕ
ＳＡｊ２Ｓ ｉ等のアルξニウム合金はエレクトロマイ
グレーションやストレスマイグレーション耐性に十分で
なくなってきている。そこで、Ａｌ合金よりもエレクト
ロマイグレーション及びストレスマイグレーション耐性
に優れ、しかもＡ２よりも低抵抗なＣｕを配線材料に適
用することが注目されてきている。
例えば電極配線として広く用いられているＡＩ！．Ｃｕ
ＳＡｊ２Ｓ ｉ等のアルξニウム合金はエレクトロマイ
グレーションやストレスマイグレーション耐性に十分で
なくなってきている。そこで、Ａｌ合金よりもエレクト
ロマイグレーション及びストレスマイグレーション耐性
に優れ、しかもＡ２よりも低抵抗なＣｕを配線材料に適
用することが注目されてきている。
従来、配線等に用いるＣｕ層のエッチングはＳｉＯ２か
らなるマスクを用い、エッチングガスとして塩素系ガス
を用いた例えば３５０度以上の高温Ｒ Ｉ Ｅ （ＲＥ
ＡＣＴＩＶＥ ＩＯＮ ＥＴＣＨＩＮＧ） ニより行わ
れていた。
らなるマスクを用い、エッチングガスとして塩素系ガス
を用いた例えば３５０度以上の高温Ｒ Ｉ Ｅ （ＲＥ
ＡＣＴＩＶＥ ＩＯＮ ＥＴＣＨＩＮＧ） ニより行わ
れていた。
上記のように従来のＣｕ層のエッチングは、高温ＲＩＥ
によりＳｉ○２マスクを用いてＣｕＮを選択的にエッチ
ングしていた。しかしながら、ＳｉＯｚマスクとＣｕ層
の密着性が悪いため、ＳｉＯ２マスクを用いてＣｕ層を
エッチングする際、エッチングガスが密着性の悪いＳｉ
ｎ．マスクとＣｕ層の間に侵入し、エッチングされてほ
しくないＣｕ層の表面を腐食してしまうという問題があ
った。
によりＳｉ○２マスクを用いてＣｕＮを選択的にエッチ
ングしていた。しかしながら、ＳｉＯｚマスクとＣｕ層
の密着性が悪いため、ＳｉＯ２マスクを用いてＣｕ層を
エッチングする際、エッチングガスが密着性の悪いＳｉ
ｎ．マスクとＣｕ層の間に侵入し、エッチングされてほ
しくないＣｕ層の表面を腐食してしまうという問題があ
った。
上記問題を解決する手段としてはＡｆｆｉ配線でよく用
いられているレジストマスクを用いればよいと考えられ
るが、レジストマスクでは耐熱性が低ク３５０度以上の
高温ＲＩＥにもたなかったからである。
いられているレジストマスクを用いればよいと考えられ
るが、レジストマスクでは耐熱性が低ク３５０度以上の
高温ＲＩＥにもたなかったからである。
そこで本発明は、マスクとＣｕ層の密着性を良好にする
ことができ、マスクを用いてＣｕ層をエツチングする際
、マスク下のエッチングされてほしくないＣｕ層表面の
腐食を生じ難くすることができる半導体装置の製造方法
を提供することを目的とする。
ことができ、マスクを用いてＣｕ層をエツチングする際
、マスク下のエッチングされてほしくないＣｕ層表面の
腐食を生じ難くすることができる半導体装置の製造方法
を提供することを目的とする。
本発明による半導体装置の製造方法は上記目的達威のた
め、少なくとも銅を含む金属層上に高融点金属または高
融点金属ナイトライドからなる層、及びスパッタ絶縁膜
を順次形成する工程と、該スパッタ絶縁膜、及び咳高融
点金属あるいは高融点金属ナイトライドからなる層を順
次選択的にエッチングして、残存した該スパッタ絶縁膜
、及び該高融点金属あるいは高融点金属ナイトライドか
らなる層をマスク層とする工程と、該マスク層を用いて
該金属層を選択的にエッチングする工程とを含むもので
ある． 本発明に係る金属層は、少なくともＣｕを含む金属層で
あればよく、例えば純Ｃｕからなる金属層であってもよ
く、Ｔｉ，Ａｆｆｉ等を含有するＣｕ合金からなる金属
層であってもよい。
め、少なくとも銅を含む金属層上に高融点金属または高
融点金属ナイトライドからなる層、及びスパッタ絶縁膜
を順次形成する工程と、該スパッタ絶縁膜、及び咳高融
点金属あるいは高融点金属ナイトライドからなる層を順
次選択的にエッチングして、残存した該スパッタ絶縁膜
、及び該高融点金属あるいは高融点金属ナイトライドか
らなる層をマスク層とする工程と、該マスク層を用いて
該金属層を選択的にエッチングする工程とを含むもので
ある． 本発明に係る金属層は、少なくともＣｕを含む金属層で
あればよく、例えば純Ｃｕからなる金属層であってもよ
く、Ｔｉ，Ａｆｆｉ等を含有するＣｕ合金からなる金属
層であってもよい。
本発明に係るスパッタ絶緑膜は、スパッタ法により形威
される絶縁膜であればよく、例えばスパッタＳｉｎ．，
スパッタＳｉＮ，スパッタＰＳＧ，スバッタＢＰＳＧ等
が挙げられる。
される絶縁膜であればよく、例えばスパッタＳｉｎ．，
スパッタＳｉＮ，スパッタＰＳＧ，スバッタＢＰＳＧ等
が挙げられる。
本発明に係る高融点金属層としては、例えばＴｉ層、Ｗ
層、ＭＯ層等が挙げられる。また、高融点金属ナイトラ
イド層としては、ＴｉＮ層、ＷＮ層、ＭｏＮ層等が挙げ
られる。なお、少なくともＣｕを含む金属層とスバッタ
絶縁膜との密着性の点で最も好ましいのはＴｉ層である
。少なくともＣｕを含む金属層としてＣｕＴｉ層を用い
る場合は、マスク層を構或する高融点金属層としてＴｉ
層を用いるのが好ましく、この場合、Ｗ層、Ｍｏ層を用
いる場合に生じる拡散による合金化（ＣｕＴｉＷ，Ｃｕ
ＴｉＭｏ）という問題は生じない。
層、ＭＯ層等が挙げられる。また、高融点金属ナイトラ
イド層としては、ＴｉＮ層、ＷＮ層、ＭｏＮ層等が挙げ
られる。なお、少なくともＣｕを含む金属層とスバッタ
絶縁膜との密着性の点で最も好ましいのはＴｉ層である
。少なくともＣｕを含む金属層としてＣｕＴｉ層を用い
る場合は、マスク層を構或する高融点金属層としてＴｉ
層を用いるのが好ましく、この場合、Ｗ層、Ｍｏ層を用
いる場合に生じる拡散による合金化（ＣｕＴｉＷ，Ｃｕ
ＴｉＭｏ）という問題は生じない。
本発明は、第ｌ図（ｂ）に示すように、ＣｕＦｉｓ上に
Ｔｉ層及びＳｉｎｇ層５が順次形威され、第１図（ｄ）
に示すように、Ｓｉ○２層５及びＴｉ層４が選択的にエ
ッチングされてマスク層７が形成された後、第１図（ｅ
）に示すように、マスク層７が用いられてＣｕ層３が選
択的にエッチングされる。
Ｔｉ層及びＳｉｎｇ層５が順次形威され、第１図（ｄ）
に示すように、Ｓｉ○２層５及びＴｉ層４が選択的にエ
ッチングされてマスク層７が形成された後、第１図（ｅ
）に示すように、マスク層７が用いられてＣｕ層３が選
択的にエッチングされる。
したがって、Ｃｕ層３及びＳｉｎ．層５と密着性の良い
Ｔｉ層４をＣｕ層３及びＳｉｎｇ層５間に配置したため
、マスクＮ７とＣｕ層３の密着性を良好にすることがで
きるようになりマスク層７を用いてＣｕ層３をエッチン
グする際、マスク層７下のエッチングされてほしくない
Ｃｕ層３表面の腐食を生じ難くすることができるように
なる．〔実施例］ 以下、本発明を図面に基づいて説明する。
Ｔｉ層４をＣｕ層３及びＳｉｎｇ層５間に配置したため
、マスクＮ７とＣｕ層３の密着性を良好にすることがで
きるようになりマスク層７を用いてＣｕ層３をエッチン
グする際、マスク層７下のエッチングされてほしくない
Ｃｕ層３表面の腐食を生じ難くすることができるように
なる．〔実施例］ 以下、本発明を図面に基づいて説明する。
第１図は本発明に係る半導体装置の製造方法の一実施例
を説明する図である。
を説明する図である。
この図において、１はＳｉからなる基板、２は例えばＳ
ｉＯｚからなる絶縁膜、３は純ＣｕからなるＣｕ層で、
本発明に係る少なくとも銅を含む？属層に該当する。な
お、Ｃｕ層３は例えば配線電極に適用することができる
。４はＴｉＮで、本発明に係る高融点金属からなる層に
該当する。５はスパッタ法により形威されたＳｉｎ，膜
で、本発明に係るスパッタ絶縁膜に該当する。６はレジ
スト膜、７はＴｉ層４とＳｉ○２層５から構威されたマ
スク層である。
ｉＯｚからなる絶縁膜、３は純ＣｕからなるＣｕ層で、
本発明に係る少なくとも銅を含む？属層に該当する。な
お、Ｃｕ層３は例えば配線電極に適用することができる
。４はＴｉＮで、本発明に係る高融点金属からなる層に
該当する。５はスパッタ法により形威されたＳｉｎ，膜
で、本発明に係るスパッタ絶縁膜に該当する。６はレジ
スト膜、７はＴｉ層４とＳｉ○２層５から構威されたマ
スク層である。
次に、その製造方法について説明する。
まず、第１図（ａ）に示す例えば熱酸化によって形威さ
れたＳｉｎ．からなる絶縁膜２が形成された基板１を用
い、第１図（ｂ）に示すように、スパッタ法により絶縁
膜２上に膜厚が例えば７０００人のＣｕ層３、膜厚が例
えば５００人のＴｉ層４及び膜厚が例えばＳｉｎｇ層５
を順次形成する。ここで、スパッタを行っているのは高
温（４００度以上）ＣＶＤを行うとＣｕ層３が酸化され
て好ましくないからである。
れたＳｉｎ．からなる絶縁膜２が形成された基板１を用
い、第１図（ｂ）に示すように、スパッタ法により絶縁
膜２上に膜厚が例えば７０００人のＣｕ層３、膜厚が例
えば５００人のＴｉ層４及び膜厚が例えばＳｉｎｇ層５
を順次形成する。ここで、スパッタを行っているのは高
温（４００度以上）ＣＶＤを行うとＣｕ層３が酸化され
て好ましくないからである。
次に、第１図（Ｃ）に示すように、ＳｉＯ■層５上にフ
ォトレジストを塗布し、露光・現像によりフォトレジス
トの不要な部分を除去してレジスト膜６を形成する。
ォトレジストを塗布し、露光・現像によりフォトレジス
トの不要な部分を除去してレジスト膜６を形成する。
次に、第ｌ図（ｄ）に示すように、例えばＣＦ．ガス（
ＳＦ６ガスでもよい）によるＲＩＥによりレジスト膜６
をマスクとして、ＳｉＯｚ層５及びＴｉ層４を選択的に
エッチングしてマスク層７を形戒する。次いで、レジス
ト膜６を除去する。
ＳＦ６ガスでもよい）によるＲＩＥによりレジスト膜６
をマスクとして、ＳｉＯｚ層５及びＴｉ層４を選択的に
エッチングしてマスク層７を形戒する。次いで、レジス
ト膜６を除去する。
そして、第１図（ｅ）に示すように、例えばＣＣＺ４ガ
ス（２０％）とＮ２ガス（８０％）の混合ガスによるＲ
ＩＥによりＳｉｎ．層５及びＴｉ層４からなるマスク層
７を用い、基板ｌを４００度程度に加熱しながらＣｕ層
３を選択的にエッチングする。
ス（２０％）とＮ２ガス（８０％）の混合ガスによるＲ
ＩＥによりＳｉｎ．層５及びＴｉ層４からなるマスク層
７を用い、基板ｌを４００度程度に加熱しながらＣｕ層
３を選択的にエッチングする。
すなわち、上記実施例では、マスク層７をＴｉ層４及び
Ｓ ｉ Ｏｘ Ｊｉｉ ５の積層膜で構威しており、Ｃ
ｕ Ｎ ３及びＳｉｎ．層５と密着性の良いＴｉ層４
をＣｕ層３及びＳｉＣｈ層５間に配置したため、マスク
層７とＣｕ層３の密着性を良好にすることができる。こ
のため、マスク層７を用いてＣｕ層３をエッチングする
際、マスク層７下のエッチングされてほしくないＣｕ層
３表面の腐食を生じ難くすることができる。したがって
、エッチング終了後のＣｕ層３の形状を従来のＳｉｎ１
Ｌマスクを用いる場合よりも格段に向上させることがで
き、Ｃｕ配線のサブごクロンパターンを安定に形成でき
、工業的に極めて有用なものである。
Ｓ ｉ Ｏｘ Ｊｉｉ ５の積層膜で構威しており、Ｃ
ｕ Ｎ ３及びＳｉｎ．層５と密着性の良いＴｉ層４
をＣｕ層３及びＳｉＣｈ層５間に配置したため、マスク
層７とＣｕ層３の密着性を良好にすることができる。こ
のため、マスク層７を用いてＣｕ層３をエッチングする
際、マスク層７下のエッチングされてほしくないＣｕ層
３表面の腐食を生じ難くすることができる。したがって
、エッチング終了後のＣｕ層３の形状を従来のＳｉｎ１
Ｌマスクを用いる場合よりも格段に向上させることがで
き、Ｃｕ配線のサブごクロンパターンを安定に形成でき
、工業的に極めて有用なものである。
なお、本発明においては、Ｓｉｎ．層５をＣｕ層３のエ
ッチング終了後に除去してもよく、また、除去せずにカ
バー膜として用いてもよい。
ッチング終了後に除去してもよく、また、除去せずにカ
バー膜として用いてもよい。
本発明によれば、マスクとＣｕ配線の密着性を良好にす
ることができ、マスクを用いてＣｕ配線をエッチングす
る際、マスク下のエッチングされてほしくないＣｕ層表
面の腐食を生じ難くすることができるという効果がある
。
ることができ、マスクを用いてＣｕ配線をエッチングす
る際、マスク下のエッチングされてほしくないＣｕ層表
面の腐食を生じ難くすることができるという効果がある
。
第１図は本発明に係る半導体装置の製造方法の一実施例
を説明する図である。 １ ・・・・・・基千反、 ２・・・・・・絶縁膜、 ３・・・・・・Ｃｕ層、 ４・・・・・・Ｔｉ層、 ５・・・・・・Ｓｉｎ．層、 ６・・・・・・レジスト膜、 ７・・・・・・マスク層。 一実施例の製造方法を説明する図 第 ｌ 図
を説明する図である。 １ ・・・・・・基千反、 ２・・・・・・絶縁膜、 ３・・・・・・Ｃｕ層、 ４・・・・・・Ｔｉ層、 ５・・・・・・Ｓｉｎ．層、 ６・・・・・・レジスト膜、 ７・・・・・・マスク層。 一実施例の製造方法を説明する図 第 ｌ 図
Claims (1)
- 【特許請求の範囲】 少なくとも銅を含む金属層上に高融点金属または高融
点金属ナイトライドからなる層、及びスパッタ絶縁膜を
順次形成する工程と、 該スパッタ絶縁膜、及び該高融点金属あるいは高融点金
属ナイトライドからなる層を順次選択的にエッチングし
て、残存した該スパッタ絶縁膜、及び該高融点金属ある
いは高融点金属ナイトライドからなる層をマスク層とす
る工程と、 該マスク層を用いて該金属層を選択的にエッチングする
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19203489A JPH0355844A (ja) | 1989-07-25 | 1989-07-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19203489A JPH0355844A (ja) | 1989-07-25 | 1989-07-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0355844A true JPH0355844A (ja) | 1991-03-11 |
Family
ID=16284502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19203489A Pending JPH0355844A (ja) | 1989-07-25 | 1989-07-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0355844A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06310512A (ja) * | 1993-04-27 | 1994-11-04 | Nec Corp | Ｃｕ配線およびその形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453561A (en) * | 1987-08-25 | 1989-03-01 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
-
1989
- 1989-07-25 JP JP19203489A patent/JPH0355844A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453561A (en) * | 1987-08-25 | 1989-03-01 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06310512A (ja) * | 1993-04-27 | 1994-11-04 | Nec Corp | Ｃｕ配線およびその形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5071714A (en) | Multilayered intermetallic connection for semiconductor devices | |
| JPH07321112A (ja) | 半導体素子の金属配線形成方法 | |
| US5171642A (en) | Multilayered intermetallic connection for semiconductor devices | |
| JPS6343349A (ja) | 多層薄膜配線及びその形成方法 | |
| JP2503217B2 (ja) | 電極配線の形成方法 | |
| JPH07307385A (ja) | 半導体素子の多層金属配線の形成方法 | |
| US5953628A (en) | Method for forming wiring for a semiconductor device | |
| JPH0355844A (ja) | 半導体装置の製造方法 | |
| JPH0212859A (ja) | 多層配線の形成方法 | |
| JPS61242039A (ja) | 半導体装置 | |
| JP3137719B2 (ja) | 半導体装置の製造方法 | |
| JPH07201851A (ja) | 半導体装置の製造方法 | |
| JPH01255249A (ja) | 半導体集積回路装置 | |
| JPH05144812A (ja) | 半導体装置の製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JPS636847A (ja) | 半導体装置の製造方法 | |
| JPH04340255A (ja) | 半導体装置およびその製造方法 | |
| JPH0341732A (ja) | 半導体装置の製造方法 | |
| JPH0669203A (ja) | 半導体素子の製造方法 | |
| KR20010004712A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH07176531A (ja) | 配線構造、及び配線構造の形成方法 | |
| JPS62241373A (ja) | 半導体装置 | |
| JPH04171825A (ja) | 半導体素子の製造方法 | |
| JPH06342790A (ja) | 半導体装置の製造方法 | |
| JPH03180472A (ja) | スパツタ層の反射率減少方法 |