JPS636847A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS636847A JPS636847A JP15041786A JP15041786A JPS636847A JP S636847 A JPS636847 A JP S636847A JP 15041786 A JP15041786 A JP 15041786A JP 15041786 A JP15041786 A JP 15041786A JP S636847 A JPS636847 A JP S636847A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- metallic
- wiring layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、特にその金
属配線の製造方法に関するものである。
属配線の製造方法に関するものである。
第２図は従来の半導体装置の金属配線の製造方法を示す
工程別断面図である。
工程別断面図である。
以下これを用いて従来の半導体装置の製造方法を説明す
るっ まず、第２図（ａ） Ｋ示すようにシリコン基板（１）
の主面上にスムースコートＩＩＩ ［２）を化学的気相
成長法（以下ＣＶＤ法と称する）スピンコード法などに
より形成した後、写真製版及びエツチング法により所定
のコンタクト穴（３）を形成するっ次に第２図（ｂ）に
示すように上記スムースコート膜（２）及びコンタクト
穴（３）上に、スパッタ法、蒸着法などにより金属膜（
４）を形成する。
るっ まず、第２図（ａ） Ｋ示すようにシリコン基板（１）
の主面上にスムースコートＩＩＩ ［２）を化学的気相
成長法（以下ＣＶＤ法と称する）スピンコード法などに
より形成した後、写真製版及びエツチング法により所定
のコンタクト穴（３）を形成するっ次に第２図（ｂ）に
示すように上記スムースコート膜（２）及びコンタクト
穴（３）上に、スパッタ法、蒸着法などにより金属膜（
４）を形成する。
次いで第２図（Ｃ）に示すように上記金属膜（４）を写
真製版及びエツチング法により加工して金属配線（５）
を形成する。
真製版及びエツチング法により加工して金属配線（５）
を形成する。
従来の半導体装置の製造方法では以上のように金属配線
を形成するため、この金属配線を被覆する図示しない保
護俟に金属配線による段差が生じ、多層配線の際この段
差部で配線幅の細りゃ断線が発生しやすく、また、微細
化に伴ない配線幅が細くなるにつれて、配線の安定性が
劣化するなどの問題点があった。
を形成するため、この金属配線を被覆する図示しない保
護俟に金属配線による段差が生じ、多層配線の際この段
差部で配線幅の細りゃ断線が発生しやすく、また、微細
化に伴ない配線幅が細くなるにつれて、配線の安定性が
劣化するなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、段差がない金属配線を修改できる半導体装置
の製造方法を得ることを目的とする０ 〔問題点を解決するだめの手段〕 この発明に係る半導体装置の製造方法は電極敗り出し穴
上に設けられた溝及び絶縁膜上知金属被膜を形成する工
程、この金属被膜上及び絶縁膜上にレジストを塗布し、
この金属被膜及びレジストをこれらが同等のエツチング
速変となるエツチング条件でエツチングするようにした
ものであるう〔作用〕 この発明における半導体装置の製造方法は、絶縁膜に形
成した溝の中に金属被膜を埋め込むことにより、段差が
ない金属配線が形成できる。
たもので、段差がない金属配線を修改できる半導体装置
の製造方法を得ることを目的とする０ 〔問題点を解決するだめの手段〕 この発明に係る半導体装置の製造方法は電極敗り出し穴
上に設けられた溝及び絶縁膜上知金属被膜を形成する工
程、この金属被膜上及び絶縁膜上にレジストを塗布し、
この金属被膜及びレジストをこれらが同等のエツチング
速変となるエツチング条件でエツチングするようにした
ものであるう〔作用〕 この発明における半導体装置の製造方法は、絶縁膜に形
成した溝の中に金属被膜を埋め込むことにより、段差が
ない金属配線が形成できる。
第１図はこの発明の一冥施例による半導体装置の製造方
法を示す工程別断面図であるっまず、第１図（ａ）に示
すように従来法と同様にしてスムースコー）＠（２）は
コンタクト穴（３） ｆｒ形放するうただし本冥施例で
はこのコンタクト穴（３）はシリコン基板（１）まで達
しなくともよく、所定の深さまで形成すればよい。次に
第１図価）Ｋ示すように再度写真製版及びエツチング法
によりスムースコート膜（２）のコンタクト穴（３）部
分に配線用の溝（６）全形成するっこの配線用の溝（６
）を形成するためのエツチングによって上記コンタクト
穴（３）がシリコン基板（１）まで達するようにコンタ
クト穴（３）及び配線用の溝（６）を形成するためのエ
ツチング条件を選ぶ。
法を示す工程別断面図であるっまず、第１図（ａ）に示
すように従来法と同様にしてスムースコー）＠（２）は
コンタクト穴（３） ｆｒ形放するうただし本冥施例で
はこのコンタクト穴（３）はシリコン基板（１）まで達
しなくともよく、所定の深さまで形成すればよい。次に
第１図価）Ｋ示すように再度写真製版及びエツチング法
によりスムースコート膜（２）のコンタクト穴（３）部
分に配線用の溝（６）全形成するっこの配線用の溝（６
）を形成するためのエツチングによって上記コンタクト
穴（３）がシリコン基板（１）まで達するようにコンタ
クト穴（３）及び配線用の溝（６）を形成するためのエ
ツチング条件を選ぶ。
火に第１図（ｃ）に示すようにスパッタ法、蒸着法など
により金属膜（４）を形成し、該金属膜（４）上にスピ
ンコード法などによりホトレジスト（７）を形成する０ 次に第１図（ｄ）に示すように上記ホトレジスト（７）
と金属Ｈ（４） ？ 、両者のエツチング速変がほぼ等
しくなる条件でエツチングしくエッチバック）、金属配
線（５）をスムースコー）［ｆ２）に形成した配線用の
溝（６）に埋め込まれた形で形成するっ最後に第１図（
ｅ）に示すように金属配線（５）上に残ったホトレジス
ト（７）を除去するっ こつように、金属配線（５）をスムースコート膜（２）
に埋め込んで形成することにより段差のない、しかも安
定な金属配線を形成できる半導体装置の製造方法を得る
ことができる。
により金属膜（４）を形成し、該金属膜（４）上にスピ
ンコード法などによりホトレジスト（７）を形成する０ 次に第１図（ｄ）に示すように上記ホトレジスト（７）
と金属Ｈ（４） ？ 、両者のエツチング速変がほぼ等
しくなる条件でエツチングしくエッチバック）、金属配
線（５）をスムースコー）［ｆ２）に形成した配線用の
溝（６）に埋め込まれた形で形成するっ最後に第１図（
ｅ）に示すように金属配線（５）上に残ったホトレジス
ト（７）を除去するっ こつように、金属配線（５）をスムースコート膜（２）
に埋め込んで形成することにより段差のない、しかも安
定な金属配線を形成できる半導体装置の製造方法を得る
ことができる。
なお、上記−大施例では、シリコン基板（１）と直接コ
ンタクｌｆｓる金属配線について示したが、多層配線構
造の半導体装置においては全ての金属配線について同様
の効果が期待できる。
ンタクｌｆｓる金属配線について示したが、多層配線構
造の半導体装置においては全ての金属配線について同様
の効果が期待できる。
また、上記−芙施１１ｔ’ｌではエッチバックの際にホ
トレジスト（７）を用いた場合について説明したが、金
属膜（４）上にモ坦性を持たせて形成でき、かつ金属膜
と同程度の速変でエツチングできる他の物質を用いた場
合にも同様の効果が期待できる。
トレジスト（７）を用いた場合について説明したが、金
属膜（４）上にモ坦性を持たせて形成でき、かつ金属膜
と同程度の速変でエツチングできる他の物質を用いた場
合にも同様の効果が期待できる。
さらＫ、金属配線（５）に用いられる材料は半導体、ア
ルミニウム、アルミニウム合金、高触点合金、高触点金
属のシリサイドのいずれか、又はそれらの混合物から適
宜、選択できる。
ルミニウム、アルミニウム合金、高触点合金、高触点金
属のシリサイドのいずれか、又はそれらの混合物から適
宜、選択できる。
以上のように、この発明によれば電極取り出し穴上に設
けられた溝及び絶縁膜上に金属被膜を形成する工程、こ
の金属被膜上及び絶縁膜上にレジストを塗布し、この金
属被膜及びレジストをこれらが同等のエツチング速實と
なるエツチング条件でエツチングするようにしたので、
段差がない金属配線を得ることができるという優れた効
果を有する。
けられた溝及び絶縁膜上に金属被膜を形成する工程、こ
の金属被膜上及び絶縁膜上にレジストを塗布し、この金
属被膜及びレジストをこれらが同等のエツチング速實と
なるエツチング条件でエツチングするようにしたので、
段差がない金属配線を得ることができるという優れた効
果を有する。
第１図はこの発明の一冥施例による半導体装置の製造方
法を示す工程別断面図、第２図は従来の半導体装置の製
造方法を水中工程別断面図である。 （１）はシリコン基板、（２）：吐スムースコート膜、
（３）はコンタクト穴、（５）は金属配線、（６）は配
線用の溝、（７）はレジストであるっ なお、図中、同一符号は同一、又は相当部分を示す。 第１図 第２図 （ｂ） 手続補正書（自発） 昭和 年 月 日 ２、発明の名称 半導体装置の製造方法 ３、補正をする者 代表者志岐守哉 ６、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容
法を示す工程別断面図、第２図は従来の半導体装置の製
造方法を水中工程別断面図である。 （１）はシリコン基板、（２）：吐スムースコート膜、
（３）はコンタクト穴、（５）は金属配線、（６）は配
線用の溝、（７）はレジストであるっ なお、図中、同一符号は同一、又は相当部分を示す。 第１図 第２図 （ｂ） 手続補正書（自発） 昭和 年 月 日 ２、発明の名称 半導体装置の製造方法 ３、補正をする者 代表者志岐守哉 ６、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容
Claims (2)
- （１）半導体基板表面上に絶縁膜を形成する工程、この
絶縁膜に電極取出し穴及びこの電極取出し穴上に溝を形
成する工程、この溝及び絶縁膜上に金属被膜を形成する
工程、この金属被膜上及び絶縁膜上に、レジストを塗布
する工程、この金属被膜及びレジストをこれらが同等の
エッチング速度となるエッチング条件でエッチングする
工程を含む半導体装置の製造方法。 - （２）金属被膜は、半導体、アルミニウム、アルミニウ
ム合金、高融点金属、高融点金属のシリサイドのいずれ
か、又はそれらの混合物であることを特徴とする特許請
求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15041786A JPS636847A (ja) | 1986-06-26 | 1986-06-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15041786A JPS636847A (ja) | 1986-06-26 | 1986-06-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS636847A true JPS636847A (ja) | 1988-01-12 |
Family
ID=15496484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15041786A Pending JPS636847A (ja) | 1986-06-26 | 1986-06-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS636847A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091339A (en) * | 1990-07-23 | 1992-02-25 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming vias and channels in multilayer electrical interconnects |
| US5173442A (en) * | 1990-07-23 | 1992-12-22 | Microelectronics And Computer Technology Corporation | Methods of forming channels and vias in insulating layers |
-
1986
- 1986-06-26 JP JP15041786A patent/JPS636847A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091339A (en) * | 1990-07-23 | 1992-02-25 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming vias and channels in multilayer electrical interconnects |
| US5173442A (en) * | 1990-07-23 | 1992-12-22 | Microelectronics And Computer Technology Corporation | Methods of forming channels and vias in insulating layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5391521A (en) | Method for fabricating low resistance contacts of semiconductor device | |
| KR940010277A (ko) | 다층배선구조의 반도체장치 및 그의 제조방법 | |
| US6147408A (en) | Method of forming embedded copper interconnections and embedded copper interconnection structure | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS636847A (ja) | 半導体装置の製造方法 | |
| JPH0974095A (ja) | 半導体装置の製造方法 | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| JPS6113375B2 (ja) | ||
| JPS59210644A (ja) | 半導体装置の製造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| KR100276566B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH0391243A (ja) | 半導体装置の製造方法 | |
| KR960042957A (ko) | 반도체 소자의 확산방지층 형성방법 | |
| JPH036045A (ja) | 半導体装置の製造方法 | |
| JPH01123434A (ja) | 配線層を有する半導体装置 | |
| JPS5858744A (ja) | 半導体装置の製造方法 | |
| JPS624317A (ja) | 半導体集積回路の製造方法 | |
| JPH01278043A (ja) | 半導体装置の製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| KR19990003484A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR950021064A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0355844A (ja) | 半導体装置の製造方法 | |
| JPS59148348A (ja) | 半導体装置およびその製造方法 | |
| JPS5984442A (ja) | 半導体装置の製造方法 |