JPH0355851A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0355851A JPH0355851A JP19050289A JP19050289A JPH0355851A JP H0355851 A JPH0355851 A JP H0355851A JP 19050289 A JP19050289 A JP 19050289A JP 19050289 A JP19050289 A JP 19050289A JP H0355851 A JPH0355851 A JP H0355851A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- low concentration
- gaas
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野】
本発明は、高出力・高効率のＧａＡｓ半導体を用いたシ
ョットキー接合ゲート型電界効果トランジスタ（以下Ｍ
ＥＳＦＥＴと略す）に関するものである。
ョットキー接合ゲート型電界効果トランジスタ（以下Ｍ
ＥＳＦＥＴと略す）に関するものである。
ＧａＡｓを用いたＭＥＳＦＥＴはマイクロ波帯における
増幅素子として有用である。特に、移動体通信、衛星通
信などのために、高出力・高効率のＭＥＳＦＥＴが望ま
れている。
増幅素子として有用である。特に、移動体通信、衛星通
信などのために、高出力・高効率のＭＥＳＦＥＴが望ま
れている。
従来のＧａＡｓを用いたＭＥ Ｓ Ｆ ＥＴの断面構造
を第５図により説明する。ＧａＡｓ基板１上に、バッフ
ァ一層２と呼ばれる高純度のＧａＡｓエビタキシャル層
、チャンネル層４と呼ばれる比較的高いキャリア濃度の
ＧａＡｓエビタキシャル層、および低濃度層５と呼ばれ
る比較的低いキャリア濃度のＧａＡｓエピタキシャル層
が形成されている。この低濃度層５上にソース電極７お
よびドレイン電極８がオーミック電極により、またこの
２つの電極間にショットキ接合を形成する金属層により
ゲート電極９が形成されている。
を第５図により説明する。ＧａＡｓ基板１上に、バッフ
ァ一層２と呼ばれる高純度のＧａＡｓエビタキシャル層
、チャンネル層４と呼ばれる比較的高いキャリア濃度の
ＧａＡｓエビタキシャル層、および低濃度層５と呼ばれ
る比較的低いキャリア濃度のＧａＡｓエピタキシャル層
が形成されている。この低濃度層５上にソース電極７お
よびドレイン電極８がオーミック電極により、またこの
２つの電極間にショットキ接合を形成する金属層により
ゲート電極９が形成されている。
ＭＥＳＦＥＴの高出力化のためには、ソースドレイン間
への印加電圧を高めることが必要であるが、この印加電
圧の上限はゲート・ドレイン間の耐電圧で決定される。
への印加電圧を高めることが必要であるが、この印加電
圧の上限はゲート・ドレイン間の耐電圧で決定される。
このため、通常、高出力用ＭＥＳＦＥＴのゲートｔａ極
９はソースドレイン耐電圧向上のためにリセス部１０と
呼ばれる低抵抗層５の表面に形成された凹部に形成され
ている。
９はソースドレイン耐電圧向上のためにリセス部１０と
呼ばれる低抵抗層５の表面に形成された凹部に形成され
ている。
また、ＭＥＳＦＥＴのバッファー層２としてＡ Ｑ Ｇ
ａ Ａ ｓ ／ Ｇ ａ Ａ ｓから成る超格子層を
用いることにより、ＭＥＳＦＥＴの増幅特性におけるひ
ずみ特性が改善されることが知られている。 （ＩＥ
ＥＥ Ｔｒａｎｓ． Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒ
ｙ ａｎｄＴｅｃｈｎｑｕｅｓ ｖｏｌ， ＭＴＴ−３
６ Ｎｏ．６ （１９８８） ｐ．１０２３以降） 〔発明が解決しようとする課題］ 高効率・高出力のＭＥＳＦＥＴを実現するためには、相
互コンダクタンスを高め、かつソース・ドレイン耐電圧
を高めることが必要である。
ａ Ａ ｓ ／ Ｇ ａ Ａ ｓから成る超格子層を
用いることにより、ＭＥＳＦＥＴの増幅特性におけるひ
ずみ特性が改善されることが知られている。 （ＩＥ
ＥＥ Ｔｒａｎｓ． Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒ
ｙ ａｎｄＴｅｃｈｎｑｕｅｓ ｖｏｌ， ＭＴＴ−３
６ Ｎｏ．６ （１９８８） ｐ．１０２３以降） 〔発明が解決しようとする課題］ 高効率・高出力のＭＥＳＦＥＴを実現するためには、相
互コンダクタンスを高め、かつソース・ドレイン耐電圧
を高めることが必要である。
しかしながら、相互コンダクタンスを向上させるために
はチャンネル層のキャリャー濃度を高めることが有効で
あるが、その場合はソース・ドレイン耐電圧が低下する
。逆に、ソース・ドレイン耐電圧を向上させるためには
、リセスの幅を広げることが有効であるが、その場合は
相互コンダクタンスが低下する。このため、この両者を
同時に高める設計はできず、従来技術においてはこのよ
うなＭＥＳＦＥＴの電力付加効率は３０％（１８ＧＨｚ
で測定）程度しか得ら格子バッファを用い、かつ、キャ
リアー濃度およびリセスの幅を最適化することにより、
高効率・高出力のＭＥＳＦＥＴを提供することにある。
はチャンネル層のキャリャー濃度を高めることが有効で
あるが、その場合はソース・ドレイン耐電圧が低下する
。逆に、ソース・ドレイン耐電圧を向上させるためには
、リセスの幅を広げることが有効であるが、その場合は
相互コンダクタンスが低下する。このため、この両者を
同時に高める設計はできず、従来技術においてはこのよ
うなＭＥＳＦＥＴの電力付加効率は３０％（１８ＧＨｚ
で測定）程度しか得ら格子バッファを用い、かつ、キャ
リアー濃度およびリセスの幅を最適化することにより、
高効率・高出力のＭＥＳＦＥＴを提供することにある。
〔課題を解決するための手段および作用ｊ本発明による
ＭＥＳＦＥＴは、ＧａＡｓとＡ Ｑ．．Ｇ ａ，−ＸＡ
ｓ （ただし、Ｘは、０．３以上、１．０以下）から
構威される超格子構造のバッファ−層と、該バッファ層
上に形成されたＮ型Ｇ ａ Ａ ｓから成るチャンネル
層と、該チャンネル層上に形成されておりかつ該チャン
ネル層のキャリア濃度の０．２倍以上０．４倍以下のキ
ャリア濃度である低濃度層と、該低濃度層上に形成され
たソース電極およびドレイン電極と、該ソース電極およ
びドレイン電極の間に形成されかつ上記低濃度層とショ
ットキ接合を形成するゲート電極を備えたものである。
ＭＥＳＦＥＴは、ＧａＡｓとＡ Ｑ．．Ｇ ａ，−ＸＡ
ｓ （ただし、Ｘは、０．３以上、１．０以下）から
構威される超格子構造のバッファ−層と、該バッファ層
上に形成されたＮ型Ｇ ａ Ａ ｓから成るチャンネル
層と、該チャンネル層上に形成されておりかつ該チャン
ネル層のキャリア濃度の０．２倍以上０．４倍以下のキ
ャリア濃度である低濃度層と、該低濃度層上に形成され
たソース電極およびドレイン電極と、該ソース電極およ
びドレイン電極の間に形成されかつ上記低濃度層とショ
ットキ接合を形成するゲート電極を備えたものである。
望ましくは、加えて上記低濃度層に形成された凹部上に
上記ゲート電極が形成され、該凹部の幅Ｌｒをゲ−゜・
Ｔである。
上記ゲート電極が形成され、該凹部の幅Ｌｒをゲ−゜・
Ｔである。
なお、超格子構造のバッファ−層はＧａＡｓとＡ Ｑ．
ｅＧ ａ，−ｍＡ ｓ （ただし、Ｘは、０．３以上、
１．０以下）の多層繰返し構造からなり、１０ｎｍ以上
の厚さであることが望ましい。また、又は、０．３以上
、１．０以下とすることが、ＧａＡｓとＡ Ｑ，Ｇ ａ
，．．Ａ ｓとの禁制帯の差を充分なものとするために
必要である。このバッファー層は通常ＧａＡｓ基板上に
形成された高純度のＧａＡｓエビタキシャル層上に形成
される。
ｅＧ ａ，−ｍＡ ｓ （ただし、Ｘは、０．３以上、
１．０以下）の多層繰返し構造からなり、１０ｎｍ以上
の厚さであることが望ましい。また、又は、０．３以上
、１．０以下とすることが、ＧａＡｓとＡ Ｑ，Ｇ ａ
，．．Ａ ｓとの禁制帯の差を充分なものとするために
必要である。このバッファー層は通常ＧａＡｓ基板上に
形成された高純度のＧａＡｓエビタキシャル層上に形成
される。
ＭＥＳＦＥＴにおいて、超格子構造のバッファを用い、
かつ、チャンネル層および低濃度層の濃度を上記の条件
とすることによりチャンネル層への充分なキャリアの閉
じ込めが可能となる。
かつ、チャンネル層および低濃度層の濃度を上記の条件
とすることによりチャンネル層への充分なキャリアの閉
じ込めが可能となる。
ア濃度 ５ ． Ｏ Ｘ Ｉ Ｏ”／ｃｎ！以下）、Ｇ
ａＡｓ／ Ａ Ｑ Ａ ｓの超格子構造からなるバッフ
ァ層３（厚さ６ ０ ｎｍ， Ｇ ａ Ａ ｓ層３ｎｍ
−ＡＱＡｓ層３ｎｍの１０周期からなる）、ｓｉドープ
のチャンネル層４ （厚さ５０ｎｍ，キャリア濃度 ５
． ＯＸＩＯ”／ｄ）、比較的低キャリャ濃度の低濃
度層５（厚さ１２０ｎｍ，キャリア濃度 １．５ＸＩＯ
’“／ｄ）、比較的高キャリア濃度のキャップ層６（厚
さ１００ｎｍ，キャリア濃度 １．５×１０″” ／
ｃｎ？ ）の各層が分子線エビタキシー法により順次、
エビタキシャル成長されている。
ａＡｓ／ Ａ Ｑ Ａ ｓの超格子構造からなるバッフ
ァ層３（厚さ６ ０ ｎｍ， Ｇ ａ Ａ ｓ層３ｎｍ
−ＡＱＡｓ層３ｎｍの１０周期からなる）、ｓｉドープ
のチャンネル層４ （厚さ５０ｎｍ，キャリア濃度 ５
． ＯＸＩＯ”／ｄ）、比較的低キャリャ濃度の低濃
度層５（厚さ１２０ｎｍ，キャリア濃度 １．５ＸＩＯ
’“／ｄ）、比較的高キャリア濃度のキャップ層６（厚
さ１００ｎｍ，キャリア濃度 １．５×１０″” ／
ｃｎ？ ）の各層が分子線エビタキシー法により順次、
エビタキシャル成長されている。
キャップ層６上のソース電極７およびドレイン電極８は
、Ａ ｕ Ｇ ｅ ／ Ｎ ｉ ／ Ａ ｕからなるオ
ーミック接合を形或する金属層を合金化したものである
。
、Ａ ｕ Ｇ ｅ ／ Ｎ ｉ ／ Ａ ｕからなるオ
ーミック接合を形或する金属層を合金化したものである
。
その幅（ゲート長Ｌｒ）は０．５μｍである，リセス部
１０は、２層レジスト層を用いたエッチングにより形成
している。その幅（リセス幅ＬＶ）は１．１μｍであり
、その深さは低濃度層５をその表面から７０ｎｍ取り去
るだけの深さである。したがって、ゲート電極９の位置
での低濃度層５の厚みは５０ｎｍである。
１０は、２層レジスト層を用いたエッチングにより形成
している。その幅（リセス幅ＬＶ）は１．１μｍであり
、その深さは低濃度層５をその表面から７０ｎｍ取り去
るだけの深さである。したがって、ゲート電極９の位置
での低濃度層５の厚みは５０ｎｍである。
ゲート電極９にπ型ゲートを用いてゲート幅を２８０μ
ｍとした場合、上記実施例のＭＥＳＦＥＴの電力付加効
率および高周波利得（１８ＧＨＺで測定）を第２図に示
す。比較例として、超格子構造からなるバッファ層３を
形成せず、ＧａＡｓバッファ層２のみの場合も第２図に
示した。測定時のバイアス電圧は、ドレイン電流がその
飽和電流値の１７２となるゲート電圧としている。
ｍとした場合、上記実施例のＭＥＳＦＥＴの電力付加効
率および高周波利得（１８ＧＨＺで測定）を第２図に示
す。比較例として、超格子構造からなるバッファ層３を
形成せず、ＧａＡｓバッファ層２のみの場合も第２図に
示した。測定時のバイアス電圧は、ドレイン電流がその
飽和電流値の１７２となるゲート電圧としている。
第２図から明らかなように、高周波利得がフラットな値
から１ｄＢ低下する入力電力では、本発明による電力付
加効率は４４％（ドレイン・ソース電圧：６Ｖ）と優れ
た値がえられた。なお、ドレイン・ソース電圧を８Ｖと
した場合の電力付加効率は４８％に向上する。また、第
２このため、比較例の場合と比べて、直線性の高い増幅
が可能となり、歪特性・混変調特性の向上が期待できる
。
から１ｄＢ低下する入力電力では、本発明による電力付
加効率は４４％（ドレイン・ソース電圧：６Ｖ）と優れ
た値がえられた。なお、ドレイン・ソース電圧を８Ｖと
した場合の電力付加効率は４８％に向上する。また、第
２このため、比較例の場合と比べて、直線性の高い増幅
が可能となり、歪特性・混変調特性の向上が期待できる
。
つぎに、低濃度層のキャリア濃度ＮＱを変化させた場合
の特性を第３図に示す。第３図は、チャンネル層のキャ
リア濃度Ｎｄを ５．０×１０’“／一とし、低濃度層
のキャリア濃度を変化させた時の相互コンダクタンスＧ
ｍとゲート・ドレイン耐電圧ＢＶｇｄの変化を示してい
る。
の特性を第３図に示す。第３図は、チャンネル層のキャ
リア濃度Ｎｄを ５．０×１０’“／一とし、低濃度層
のキャリア濃度を変化させた時の相互コンダクタンスＧ
ｍとゲート・ドレイン耐電圧ＢＶｇｄの変化を示してい
る。
相互コンダクタンスＧｍは、低濃度層のキャリア濃度と
チャンネル層のキャリア濃度の比Ｎｆｌ／Ｎｄを２０％
以上、望ましくは３０％以上とすることで４０ｍｓ以上
とすることができる。一方、ゲート・ドレイン耐電圧Ｂ
ＶｇｄはＮＱ／Ｎｄを４０％以下とすることで、ｌＯＶ
以上とすることができる。したがって、低濃度しくは、
３０％以上４０％以下とすることが本発明のＭＥ Ｓ
Ｆ ＥＴの高効率・高出力化のため？必要である。
チャンネル層のキャリア濃度の比Ｎｆｌ／Ｎｄを２０％
以上、望ましくは３０％以上とすることで４０ｍｓ以上
とすることができる。一方、ゲート・ドレイン耐電圧Ｂ
ＶｇｄはＮＱ／Ｎｄを４０％以下とすることで、ｌＯＶ
以上とすることができる。したがって、低濃度しくは、
３０％以上４０％以下とすることが本発明のＭＥ Ｓ
Ｆ ＥＴの高効率・高出力化のため？必要である。
また、リセス幅Ｌｒを変化させた時の特性を第４図に示
す。第４図は、ゲート長Ｌｇを０．５μｍとし、リセス
幅とゲート長の差Ｌｒ−Ｌｇを０．２から１．２μｍま
で（リセス幅Ｌｒを０．７から１．７μｍまでに相当）
変化させた時のゲート・ドレイン耐電圧ＢＶｇｄと高周
波利得に比例するＳパラメータ値Ｓ ｍ ＋を示してい
る。ゲート・ドレイン耐電圧ＢＶｇｄは、リセス幅とゲ
ート長の差 Ｌｒ−Ｌｇが０．３ｐｍ以上、望ましくは０．４μｍ以
上とすることで、１０Ｖ以上とすることができる。一方
、Ｓパラメータ値Ｓ■は、リセス幅とゲート長の差Ｌｒ
−Ｌｇを０．８μｍ以下とすることで、７ｄＢ以上とす
ることができる。したがって、リセス幅とゲート長の差
している部分のゲート電極の幅である。
す。第４図は、ゲート長Ｌｇを０．５μｍとし、リセス
幅とゲート長の差Ｌｒ−Ｌｇを０．２から１．２μｍま
で（リセス幅Ｌｒを０．７から１．７μｍまでに相当）
変化させた時のゲート・ドレイン耐電圧ＢＶｇｄと高周
波利得に比例するＳパラメータ値Ｓ ｍ ＋を示してい
る。ゲート・ドレイン耐電圧ＢＶｇｄは、リセス幅とゲ
ート長の差 Ｌｒ−Ｌｇが０．３ｐｍ以上、望ましくは０．４μｍ以
上とすることで、１０Ｖ以上とすることができる。一方
、Ｓパラメータ値Ｓ■は、リセス幅とゲート長の差Ｌｒ
−Ｌｇを０．８μｍ以下とすることで、７ｄＢ以上とす
ることができる。したがって、リセス幅とゲート長の差
している部分のゲート電極の幅である。
リセスの断面形状として、矩形を第ｌ図に示しているが
、半円形に近い丸みをもった断面形状も可能である。こ
の場合のリセスの幅は、凹型の低濃度層上面端部間の距
離である。
、半円形に近い丸みをもった断面形状も可能である。こ
の場合のリセスの幅は、凹型の低濃度層上面端部間の距
離である。
また、実施例として図１に示したように、低濃度層とソ
ース電極またはドレイン電極の間に高濃度にドーブした
半導体層であるキャップ層を設けているが、キャップ層
を設けない場合、イオン注入により高濃度領域を形成す
る場合などでも本発明と同等の効果が得られることは明
らかである。
ース電極またはドレイン電極の間に高濃度にドーブした
半導体層であるキャップ層を設けているが、キャップ層
を設けない場合、イオン注入により高濃度領域を形成す
る場合などでも本発明と同等の効果が得られることは明
らかである。
本発明は以上に説明したように、本発明によるＭＥ Ｓ
Ｆ ＥＴは、ＧａＡｓと Ａ Ｑ Ｘ Ｇ ａ ＋
− ＸＡｓ （ただし、ｘは、０．３以上、１．０以下
）されておりかつ該チャンネル層のキャリア濃度？０．
２倍以上０．４倍以下のキャリア濃度である低濃度層と
、該低濃度層上に形成されたソース電極およびドレイン
電極と、該ソース電極およびドレイン電極の間に形成さ
れかつ上記低濃度層とショットキ接合を形成するゲート
電極を備えたものである。望ましくは、加えて上記低濃
度層に形成された凹部上に上記ゲート電極が形成され、
該凹の幅Ｌｒをゲート電極の幅（ゲート長）Ｌｇよりも
０．３μｍ以上０． ８μｍ以下大きな値としたもので
ある。
Ｆ ＥＴは、ＧａＡｓと Ａ Ｑ Ｘ Ｇ ａ ＋
− ＸＡｓ （ただし、ｘは、０．３以上、１．０以下
）されておりかつ該チャンネル層のキャリア濃度？０．
２倍以上０．４倍以下のキャリア濃度である低濃度層と
、該低濃度層上に形成されたソース電極およびドレイン
電極と、該ソース電極およびドレイン電極の間に形成さ
れかつ上記低濃度層とショットキ接合を形成するゲート
電極を備えたものである。望ましくは、加えて上記低濃
度層に形成された凹部上に上記ゲート電極が形成され、
該凹の幅Ｌｒをゲート電極の幅（ゲート長）Ｌｇよりも
０．３μｍ以上０． ８μｍ以下大きな値としたもので
ある。
したがって、本発明によるＭＥＳＦＥＴは、高いゲート
・ドレイン耐電圧、大きな相互コンダクタンス、および
パラメータＳ■に代表されるマイクロ波における優れた
高周波利得特性を示すものである。加えて、高周波入力
電力の変化によらず高周波利得特性がフラットである。
・ドレイン耐電圧、大きな相互コンダクタンス、および
パラメータＳ■に代表されるマイクロ波における優れた
高周波利得特性を示すものである。加えて、高周波入力
電力の変化によらず高周波利得特性がフラットである。
これらの特性により、本発明によるＭＥＳＦＥＴは、高
い出力電力と優れた効率が得られるものである。
い出力電力と優れた効率が得られるものである。
第１図は、本発明の一実施例のＭＥＳＦＥＴを示す断面
図、 第２図（ａ）は、電力付加効率と高周波入力電力の関係
を示す図、 第２図（ｂ）は、高周波利得と高周波入力電力の関係を
示す図、 第３図は、相互コンダクタンスおよびゲート・ドレイン
耐電圧と低濃度層のキャリア密度とチャンネル層のキャ
リア密度の比の関係を示す図、第４図は、ゲート・ドレ
イン耐電圧およびＳパラメータ値Ｓ０とリセス幅とゲー
ト長の差の関係を示す図、 第５図は、従来技術によるＭＥＳＦＥＴを示す断面図、
をそれぞれ示している。 図において、ｌ・・・ＧａＡｓ基板、 ２・・・ＧａＡｓバッファ層、 ３・・・超格子からなるパッファ層、 ４・・・チャンネル層、 ５・・・低濃度層、 ６・・・キャップ層、 ７・・・ソース電極、 ８・・・ドレイン電極、 ９・・・ゲート電極、 １０・・・リセス部、である。
図、 第２図（ａ）は、電力付加効率と高周波入力電力の関係
を示す図、 第２図（ｂ）は、高周波利得と高周波入力電力の関係を
示す図、 第３図は、相互コンダクタンスおよびゲート・ドレイン
耐電圧と低濃度層のキャリア密度とチャンネル層のキャ
リア密度の比の関係を示す図、第４図は、ゲート・ドレ
イン耐電圧およびＳパラメータ値Ｓ０とリセス幅とゲー
ト長の差の関係を示す図、 第５図は、従来技術によるＭＥＳＦＥＴを示す断面図、
をそれぞれ示している。 図において、ｌ・・・ＧａＡｓ基板、 ２・・・ＧａＡｓバッファ層、 ３・・・超格子からなるパッファ層、 ４・・・チャンネル層、 ５・・・低濃度層、 ６・・・キャップ層、 ７・・・ソース電極、 ８・・・ドレイン電極、 ９・・・ゲート電極、 １０・・・リセス部、である。
Claims (2)
- （１）ＧａＡｓとＡｌ＿ｘＧａ＿１＿−＿ｘＡｓ（ただ
し、ｘは、０．３以上、１．０以下）から構成される超
格子構造のバッファー層と、該バッファ層上に形成され
たＮ型ＧａＡｓから成るチャンネル層と、該チャンネル
層上に形成されかつ該チャンネル層のキャリア濃度の０
．２倍以上０．４倍以下のキャリア濃度である低濃度層
と、該低濃度層上に形成されたソース電極およびドレイ
ン電極と、該ソース電極およびドレイン電極の間に形成
されかつ上記低濃度層とシヨットキ接合を形成するゲー
ト電極を備えることを特徴とする半導体装置。 - （２）上記低濃度層に形成された凹部上に上記ゲート電
極が形成され、該凹部の幅Ｌｒを、ゲート電極の幅（ゲ
ート長）Ｌｇよりも０．３μｍ以上０．８μｍ以下大き
な値としたことを特徴とする第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19050289A JPH0355851A (ja) | 1989-07-25 | 1989-07-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19050289A JPH0355851A (ja) | 1989-07-25 | 1989-07-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0355851A true JPH0355851A (ja) | 1991-03-11 |
Family
ID=16259158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19050289A Pending JPH0355851A (ja) | 1989-07-25 | 1989-07-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0355851A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5250822A (en) * | 1991-03-26 | 1993-10-05 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor |
| US5473177A (en) * | 1990-11-16 | 1995-12-05 | Sumitomo Electric Industries, Ltd. | Field effect transistor having a spacer layer with different material and different high frequency characteristics than an electrode supply layer thereon |
| US5888860A (en) * | 1994-02-18 | 1999-03-30 | Mitsubishi Denki Kabushiki Kaisha | Method of making field effect transistor |
| US7064158B2 (en) | 2000-09-01 | 2006-06-20 | Kuraray Co., Ltd. | Ethylene-vinyl alcohol copolymer composition and multilayered container using the same |
-
1989
- 1989-07-25 JP JP19050289A patent/JPH0355851A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473177A (en) * | 1990-11-16 | 1995-12-05 | Sumitomo Electric Industries, Ltd. | Field effect transistor having a spacer layer with different material and different high frequency characteristics than an electrode supply layer thereon |
| US5250822A (en) * | 1991-03-26 | 1993-10-05 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor |
| US5888860A (en) * | 1994-02-18 | 1999-03-30 | Mitsubishi Denki Kabushiki Kaisha | Method of making field effect transistor |
| US7064158B2 (en) | 2000-09-01 | 2006-06-20 | Kuraray Co., Ltd. | Ethylene-vinyl alcohol copolymer composition and multilayered container using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100438895B1 (ko) | 고전자 이동도 트랜지스터 전력 소자 및 그 제조 방법 | |
| US6620662B2 (en) | Double recessed transistor | |
| JP3449116B2 (ja) | 半導体装置 | |
| JPH06224225A (ja) | 電界効果半導体装置 | |
| JPH0355851A (ja) | 半導体装置 | |
| US5304825A (en) | Linear heterojunction field effect transistor | |
| EP0033895B1 (en) | Field effect transistor | |
| KR100563884B1 (ko) | 접합형 전계 효과 트랜지스터의 제조 방법 | |
| JP2723901B2 (ja) | 半導体装置及びその応用回路 | |
| JPH1197669A (ja) | 半導体装置 | |
| EP0585942A1 (en) | Dual gate MESFET | |
| JPH04225533A (ja) | 電界効果トランジスタ | |
| JPH07153780A (ja) | 線形電界効果トランジスタ | |
| KR970005154B1 (ko) | 화합물 반도체 소자 제조방법 | |
| KR920009896B1 (ko) | 갈륨비소 전계효과 트랜지스터 및 그 제조방법 | |
| JP3122471B2 (ja) | 電界効果トランジスタ | |
| JPH0574813A (ja) | 化合物半導体装置 | |
| JP3383057B2 (ja) | 半導体装置 | |
| KR0147215B1 (ko) | 반도체소자의 제조방법 | |
| JPS6068661A (ja) | 半導体装置 | |
| KR100220870B1 (ko) | 화합물 반도체 장치의 제조 방법 | |
| Hwang et al. | Performance of power FET's fabricated on MBE-Grown GaAs layers | |
| KR100985470B1 (ko) | 고 전자 이동도 트랜지스터 및 그 제조방법 | |
| CN121420651A (zh) | Iii-n双栅器件 | |
| JPH06342810A (ja) | ショットキ接合型電界効果トランジスタおよびその製造方法 |