JPH0355893A - 両面配線板 - Google Patents
両面配線板Info
- Publication number
- JPH0355893A JPH0355893A JP19209989A JP19209989A JPH0355893A JP H0355893 A JPH0355893 A JP H0355893A JP 19209989 A JP19209989 A JP 19209989A JP 19209989 A JP19209989 A JP 19209989A JP H0355893 A JPH0355893 A JP H0355893A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- electrode
- conductive paste
- board
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 abstract description 10
- 230000003628 erosive effect Effects 0.000 description 4
- 238000010304 firing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は両面配線板に関し、具体的には表裏の接続信頼
性の高いスルーホールを持つ両面配線板に関する． ［背景技術コ 第２図に従来のスルーホール構造を示す．従来のスルー
ホール５１にあっては、図示のように基板５２に均一な
径の貫通孔５３を穿孔し、基板５２の一方表面から他方
表面にかけて、貫通孔５３内に導電ペーストを厚膜印刷
し、導電ペーストを乾燥させた後焼き付けて基板の両面
に中空のスルーホール電極５４を形成していた。
性の高いスルーホールを持つ両面配線板に関する． ［背景技術コ 第２図に従来のスルーホール構造を示す．従来のスルー
ホール５１にあっては、図示のように基板５２に均一な
径の貫通孔５３を穿孔し、基板５２の一方表面から他方
表面にかけて、貫通孔５３内に導電ペーストを厚膜印刷
し、導電ペーストを乾燥させた後焼き付けて基板の両面
に中空のスルーホール電極５４を形成していた。
［発明が解決しようとする課題コ
しかしながら、従来のスルーホール構造にあっては、貫
通孔５３の開口端におけるエッジ部αの断面角が９０゜
となっていたので、導電ペーストを貫通孔５３に印刷し
た時、第２図に示すように導電ペーストの表面張力など
のため、貫通孔５３のエッジ部αで導電ペーストの膜厚
が薄くなり易い．したがって、貫通孔５３のエッジ部α
においては、スルーホール電極５４が、ランド部５４ａ
や貫通孔の内周部５４ｂにおける膜厚よりも極めて薄く
なっていた．このため、この両面配線板を半田浴に浸漬
した場合にエッジ部αで半田食われが生じてスルーホー
ル電極５４の電極切れを起こし易く、また導電ペースト
の焼成時に電極割れを生じることが多かった． このため、第３図に示すように、貫通孔５６の直径を０
．１ ｍｍないし０．２ ｍｍ位に小さくし、基板５７
の片面付近で貫通孔５６内にスルーホール電極５８を充
填させたスルーホール構造が提案されている。しかし、
このようなスルーホール楕遣にあっては、充填側のエッ
ジ部βではスルーホール電極が薄くなるのを防止できる
が、反対側のエッジ部γでは、これまでと同様スルーホ
ール電極５８の膜厚が極めて薄く、半田浴に浸漬した場
合や焼成時などにはこちらのエッジ部γで電極切れを生
じていた． しかして、本発明は叙上の従来例の欠点に鑑みてなされ
たものであり、その目的とするところは、スルーホール
電極のエッジ部における電極切れを無くし、スルーホー
ルの接続信頼性を向上させることにある。
通孔５３の開口端におけるエッジ部αの断面角が９０゜
となっていたので、導電ペーストを貫通孔５３に印刷し
た時、第２図に示すように導電ペーストの表面張力など
のため、貫通孔５３のエッジ部αで導電ペーストの膜厚
が薄くなり易い．したがって、貫通孔５３のエッジ部α
においては、スルーホール電極５４が、ランド部５４ａ
や貫通孔の内周部５４ｂにおける膜厚よりも極めて薄く
なっていた．このため、この両面配線板を半田浴に浸漬
した場合にエッジ部αで半田食われが生じてスルーホー
ル電極５４の電極切れを起こし易く、また導電ペースト
の焼成時に電極割れを生じることが多かった． このため、第３図に示すように、貫通孔５６の直径を０
．１ ｍｍないし０．２ ｍｍ位に小さくし、基板５７
の片面付近で貫通孔５６内にスルーホール電極５８を充
填させたスルーホール構造が提案されている。しかし、
このようなスルーホール楕遣にあっては、充填側のエッ
ジ部βではスルーホール電極が薄くなるのを防止できる
が、反対側のエッジ部γでは、これまでと同様スルーホ
ール電極５８の膜厚が極めて薄く、半田浴に浸漬した場
合や焼成時などにはこちらのエッジ部γで電極切れを生
じていた． しかして、本発明は叙上の従来例の欠点に鑑みてなされ
たものであり、その目的とするところは、スルーホール
電極のエッジ部における電極切れを無くし、スルーホー
ルの接続信頼性を向上させることにある。
［課題を解決するための手段］
このため本発明の両面配線板は、一方表面における開口
径が他方表面における開口径よりも大きくなった略テー
パー状の貫通孔を基板に穿孔し、基板の一方表面から他
方表面にかけて貫通孔内に導電ペーストを厚膜印刷して
スルーホール電極を形成すると共に、貫通孔の前記小径
側端部で貫通孔内にスルーホール電極を充填させたこと
を特徴としている。
径が他方表面における開口径よりも大きくなった略テー
パー状の貫通孔を基板に穿孔し、基板の一方表面から他
方表面にかけて貫通孔内に導電ペーストを厚膜印刷して
スルーホール電極を形成すると共に、貫通孔の前記小径
側端部で貫通孔内にスルーホール電極を充填させたこと
を特徴としている。
［作用コ
本発明にあっては、貫通孔を略テーパー状に形成してあ
るので、開口径の大きな側のエッジ部の断面角が鈍角と
なっており、このため貫通孔に導電ペーストを印刷塗布
した時、そのエッジ部で導電ペーストが薄くなりに＜＜
、スルーホール電極のｉＦｉ切れを防止することができ
る。また、貫通孔の小径側では、貫通孔内にスルーホー
ル電極が充填されているので、厚い膜厚を得ることがで
き、こちら側でもスルーホール電極の電極切れを防止す
ることができる。
るので、開口径の大きな側のエッジ部の断面角が鈍角と
なっており、このため貫通孔に導電ペーストを印刷塗布
した時、そのエッジ部で導電ペーストが薄くなりに＜＜
、スルーホール電極のｉＦｉ切れを防止することができ
る。また、貫通孔の小径側では、貫通孔内にスルーホー
ル電極が充填されているので、厚い膜厚を得ることがで
き、こちら側でもスルーホール電極の電極切れを防止す
ることができる。
したがって、本発明によれば、貫通孔のエッジ部におけ
る電極切れを確実に防止することができ、基板の表裏に
おける接続信頼性を向上させることができる． ［実施例コ 以下、本発明の実施例を製造順序に沿って示した第ｌ図
（ａ）〜（Ｃ）に基づいて詳述する．まず、第１図（ａ
）に示すように、基板２の一方表面で開口径が大きく、
他方表面で開口径が小さくなった略テーパー状の貫通孔
１を、アルミナ基板等のセラミック基板２に穿孔する．
したがって、貫通孔１は、開口径の大きな側ではエッジ
部５ａの断面角が鈍角となっており、開口径の小さな側
ではエッジ部５ｂの断面角が鋭角となっている．貫通孔
１の孔あけ方法としては、例えばレーザー加工や金型を
用いたパンチング加工等による． 次に、第１図（ｂ）に示すように、貫通孔１の開口径の
大きな側を上にして基板２を配置し、貫通孔１の下面側
から真空吸引しながら、基板２の上面に導電ペースト３
をスクリーン印刷する．このとき、基板２の上面に印刷
された導電ペースト３によりランド部６ａが形成され、
貫通孔１内へ吸引された導電ペースト３は貫通孔１の内
周面に塗布される．しかも、導電ペースト３は、貫通孔
１の小径側へ引き抜かれず、貫通孔１の小径側に詰まっ
て充填される．なお、貫通孔１に導電ペースト３を充填
させるためには、従来にあっては導電ペースト３の塗布
量などの調整が困難であったが、本発明では貫通孔１の
一方が小径となっているので、容易に導電ペースト３を
充填させることができる．貫通孔１の小径側の開口径は
小さい方が良く、例えば直径０．２ ｍｍ以下とすると
良い．さらに、第１図（ｃ）に示すように、貫通孔１の
小径側において、基板２の表面に導電ペースト３をスク
リーン印刷して下面のランド部６ｂを形成し、貫通孔１
内の導電ペースト３と一体に接続させ、上下にランド部
６ａ，６ｂを備えたスルーホール電極４を形成する．こ
うして、基板２の上面から下面にかけて貫通孔１に導電
ペースト３を印刷した後、導電ペースト３を乾燥させ、
焼成して、スルーホール電極４を基板２に焼き付ける．
上記のような構造のスルーホールにおいては、開口径の
大きな側のエッジ部５ａでは、断面角が鈍角となってい
るので、導電ペースト３を塗布した時に基板２表面から
貫通孔１内周にかけて滑らかに導電ペースト３を塗布で
き、エッジ部５ａで導電ペースト３の膜厚が薄くならず
、ほぼ均一な膜厚を得ることができる。また、開口径の
小さい側のエッジ部５ｂでは、導電ペースト３の印刷時
に導電ペースト３が貫通孔１内に充填され、エッジ部５
ｂで大きな膜厚を得ることができる。
る電極切れを確実に防止することができ、基板の表裏に
おける接続信頼性を向上させることができる． ［実施例コ 以下、本発明の実施例を製造順序に沿って示した第ｌ図
（ａ）〜（Ｃ）に基づいて詳述する．まず、第１図（ａ
）に示すように、基板２の一方表面で開口径が大きく、
他方表面で開口径が小さくなった略テーパー状の貫通孔
１を、アルミナ基板等のセラミック基板２に穿孔する．
したがって、貫通孔１は、開口径の大きな側ではエッジ
部５ａの断面角が鈍角となっており、開口径の小さな側
ではエッジ部５ｂの断面角が鋭角となっている．貫通孔
１の孔あけ方法としては、例えばレーザー加工や金型を
用いたパンチング加工等による． 次に、第１図（ｂ）に示すように、貫通孔１の開口径の
大きな側を上にして基板２を配置し、貫通孔１の下面側
から真空吸引しながら、基板２の上面に導電ペースト３
をスクリーン印刷する．このとき、基板２の上面に印刷
された導電ペースト３によりランド部６ａが形成され、
貫通孔１内へ吸引された導電ペースト３は貫通孔１の内
周面に塗布される．しかも、導電ペースト３は、貫通孔
１の小径側へ引き抜かれず、貫通孔１の小径側に詰まっ
て充填される．なお、貫通孔１に導電ペースト３を充填
させるためには、従来にあっては導電ペースト３の塗布
量などの調整が困難であったが、本発明では貫通孔１の
一方が小径となっているので、容易に導電ペースト３を
充填させることができる．貫通孔１の小径側の開口径は
小さい方が良く、例えば直径０．２ ｍｍ以下とすると
良い．さらに、第１図（ｃ）に示すように、貫通孔１の
小径側において、基板２の表面に導電ペースト３をスク
リーン印刷して下面のランド部６ｂを形成し、貫通孔１
内の導電ペースト３と一体に接続させ、上下にランド部
６ａ，６ｂを備えたスルーホール電極４を形成する．こ
うして、基板２の上面から下面にかけて貫通孔１に導電
ペースト３を印刷した後、導電ペースト３を乾燥させ、
焼成して、スルーホール電極４を基板２に焼き付ける．
上記のような構造のスルーホールにおいては、開口径の
大きな側のエッジ部５ａでは、断面角が鈍角となってい
るので、導電ペースト３を塗布した時に基板２表面から
貫通孔１内周にかけて滑らかに導電ペースト３を塗布で
き、エッジ部５ａで導電ペースト３の膜厚が薄くならず
、ほぼ均一な膜厚を得ることができる。また、開口径の
小さい側のエッジ部５ｂでは、導電ペースト３の印刷時
に導電ペースト３が貫通孔１内に充填され、エッジ部５
ｂで大きな膜厚を得ることができる。
したがって、貫通孔ｌに印刷された導電ペースト３を焼
成した場合、スルーホール電極４（特に、エッジ部５ａ
，５ｂにおいて）に電極切れが生じることがなく、また
、半田浴に浸漬して半田被膜を形成する場合に半田食わ
れ等による電極切れも生じにくい．したがって、スルー
ホールにおける表裏の導通不良の原因をなくすことがで
き、厚膜配線板の表裏間での接続信頼性を向上させるこ
とができる． ［発明の効果］ 本発明によれば、スルーホールの両エッジ部においてス
ルーホール電極の膜厚が薄くなることを防止でき、スル
ーホールの導通不良の原因となるエッジ部での半田食わ
れや電極切れなどをなくすことができる。したがってス
ルーホールの表裏間における接続信頼性の高い厚膜配線
板を得ることができる。
成した場合、スルーホール電極４（特に、エッジ部５ａ
，５ｂにおいて）に電極切れが生じることがなく、また
、半田浴に浸漬して半田被膜を形成する場合に半田食わ
れ等による電極切れも生じにくい．したがって、スルー
ホールにおける表裏の導通不良の原因をなくすことがで
き、厚膜配線板の表裏間での接続信頼性を向上させるこ
とができる． ［発明の効果］ 本発明によれば、スルーホールの両エッジ部においてス
ルーホール電極の膜厚が薄くなることを防止でき、スル
ーホールの導通不良の原因となるエッジ部での半田食わ
れや電極切れなどをなくすことができる。したがってス
ルーホールの表裏間における接続信頼性の高い厚膜配線
板を得ることができる。
第１図（ａ）（ｂ）（ｃ）は本発明の一実施例における
製造過程を示す断面図、第２図は従来例の断面図、第３
図は先行技術例を示す断面図である。
製造過程を示す断面図、第２図は従来例の断面図、第３
図は先行技術例を示す断面図である。
Claims (1)
- （１）一方表面における開口径が他方表面における開口
径よりも大きくなった略テーパー状の貫通孔を基板に穿
孔し、基板の一方表面から他方表面にかけて貫通孔内に
導電ペーストを厚膜印刷してスルーホール電極を形成す
ると共に、貫通孔の前記小径側端部で貫通孔内にスルー
ホール電極を充填させたことを特徴とする両面配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19209989A JPH0355893A (ja) | 1989-07-24 | 1989-07-24 | 両面配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19209989A JPH0355893A (ja) | 1989-07-24 | 1989-07-24 | 両面配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0355893A true JPH0355893A (ja) | 1991-03-11 |
Family
ID=16285635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19209989A Pending JPH0355893A (ja) | 1989-07-24 | 1989-07-24 | 両面配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0355893A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010023733A1 (ja) * | 2008-08-27 | 2010-03-04 | セイコーインスツル株式会社 | 圧電振動子、発振器、電子機器及び電波時計並びに圧電振動子の製造方法 |
-
1989
- 1989-07-24 JP JP19209989A patent/JPH0355893A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010023733A1 (ja) * | 2008-08-27 | 2010-03-04 | セイコーインスツル株式会社 | 圧電振動子、発振器、電子機器及び電波時計並びに圧電振動子の製造方法 |
| JP5065494B2 (ja) * | 2008-08-27 | 2012-10-31 | セイコーインスツル株式会社 | 圧電振動子、発振器、電子機器及び電波時計並びに圧電振動子の製造方法 |
| US8421546B2 (en) | 2008-08-27 | 2013-04-16 | Seiko Instruments Inc. | Piezoelectric vibrator, oscillator, electronic equipment timepiece, and radio-controlled timepiece, and method of manufacturing piezoelectric vibrator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6751101B2 (en) | Electronic component and method of producing the same | |
| JPH0355893A (ja) | 両面配線板 | |
| JP4366931B2 (ja) | セラミック電子部品およびその製造方法 | |
| JPH0855766A (ja) | チップ電子部品の外部電極形成装置 | |
| JPH0355894A (ja) | 両面配線板 | |
| JPH0258888A (ja) | 厚膜配線基板 | |
| JPH0621271Y2 (ja) | 厚膜配線基板 | |
| JPH08172265A (ja) | セラミックスシートの導通電極形成方法 | |
| JP2005064282A (ja) | チップ状電子部品の外部電極形成方法およびチップ状電子部品 | |
| JP2004103927A (ja) | 外部電極の形成方法及び電子部品の製造方法 | |
| JPH0540582Y2 (ja) | ||
| JPH0385793A (ja) | 厚膜配線板の外部端子形成方法 | |
| JP2926982B2 (ja) | スルーホールの形成方法 | |
| JPH03255696A (ja) | 表面実装用プリント配線板の製造方法 | |
| JP2643450B2 (ja) | スルーホール導体形成方法 | |
| JPH118457A (ja) | 薄膜回路基板の製造方法 | |
| JPH08204297A (ja) | 配線板 | |
| JPS61244586A (ja) | スクリ−ン印刷方法 | |
| JPH0497587A (ja) | 表面実装用プリント基板の固定方法 | |
| JPH0612623Y2 (ja) | チツプジヤンパ | |
| JPS6074597A (ja) | 厚膜印刷方法 | |
| JPH07326837A (ja) | セラミック基板 | |
| JPH07183633A (ja) | 回路基板の電極構造 | |
| JP3087497U (ja) | プリント配線板印刷用メタルマスク版 | |
| JPS63119291A (ja) | 厚膜回路基板の製造方法 |